Bài giảng Cơ sở đo lường điện tử - Đỗ Mạnh Hà (Phần 2)
Tóm tắt Bài giảng Cơ sở đo lường điện tử - Đỗ Mạnh Hà (Phần 2): ...dựa vào nguyên lý chọn lọc tần số của mạch cộng hƣởng. Sơ đồ nguyên lý đo của phƣơng pháp này nhƣ Hình 6.7. Khối cơ bản của tần số mét theo phƣơng pháp này là Mạch cộng hưởng. Mạch này đƣợc kích thích bằng nguồn tín hiệu cần đo tần số cần đo thông qua Khối ghép tín hiệu. Việc điều chỉnh để...t động của oát mét xây dựng trên mạch cầu đơn cân bằng. Nguồn điện áp 1 chiều R1 R3 R2 Rt A Rđc m A Px I0 Chương 7 – Đo công suất 245 Trong sơ đồ, A chỉ thị cân bằng cầu, mA cho biết trị số của công suất. Rt mắc vào 1 nhánh cầu ta lựa chọn R1=R2= R3=Rt Px=0=R. K... hình mạch tƣơng đƣơng của các linh kiện Mặc dù mô hình mạch tƣơng đƣơng của các linh kiện có các tham số ký sinh khá phức tạp, nó có thể đƣợc rút gọn bằng mô hình mạch song song hoặc nối tiếp đơn giản, trở kháng tƣơng đƣơng đƣợc biểu diễn thành phần thực (điện trở tƣơng đƣơng) và Chương 9...
ạo chuyển mạch. Với sự trợ giúp của bộ phận này, có thể tạo ra tất cả các trạng thái có thể. Việc lựa chọn một tổ hợp nhất định của các chuyển mạch cho phép đƣa tín hiệu tới kênh địa chỉ và điều khiển tƣơng ứng (ví dụ Chương 9 – Đo tham số của mạch và linh kiện điện tử 299 RAM), và kiểm tra khả năng làm việc của thiết bị. Cũng ít cần quan tâm nhiều đến phƣơng pháp này. 9.5.2. Các phƣơng pháp phân tích 9.5.2.1. Phương pháp phân tích logic Phƣơng pháp phan tích logic sử dụng ba loại thiết bị phân tích logic là: - Bộ phân tích trạng thái logic. - Bộ phân tích biểu đồ thời gian (định thời) logic. - Bộ phát tín hiệu đồng bộ. a. Khái niệm Trƣớc khi đƣa ra những nguyên tắc của thiết bị, cần xác định thêm các khái niệm trạng thái logic và biểu đồ thời gian của thiết bị điện tử số. Trạng thái logic: Tín hiệu nhị phân dùng trong mạch điện tử số sử dụng hai mức điện áp rõ rệt: một mức đƣợc coi là logic “0”, mức kia là logic “1”. Trong mạch điện thực tế, những mức này không đƣợc định nghĩa với trị số điện áp chính xác, mà nó sẽ ở trong một khoảng giá trị điện áp nào đó. Ví dụ nhƣ đối với họ vi mạch TTL LSI, mức logic 0 là trong khoảng điện áp nhỏ hơn 0,4v và mức điện áp lớn hơn 2,4v đƣợc coi là mức logic 1. Nói cách khác, logic 0 là mức thấp và logic 1 là mức cao, và cách quy ƣớc này coi là logic khẳng định (logic dƣơng). Nếu mức điện áp thấp đƣợc quy ƣớc là mức 1, thì cách quy ƣớc gọi mạch điện đƣợc xây dựng trên cơ sở của logic phủ định (logic âm). Sự tổ hợp của một chuỗi các số các số logic 0 và 1 tại đầu ra của mạch số quyết định trạng thái của nó. Chương 9 – Đo tham số của mạch và linh kiện điện tử 300 Biểu đồ thời gian của tín hiệu logic: Trong quá trình phân tích hệ thống, gỡ rối chƣơng trình, kiểm tra hoặc tìm lỗi của một hệ có vi xử lý, việc nghiên cứu và biểu diễn của dãy số liệu theo thời gian có thể nhiều khi cho biết về hệ thống hơn hẳn so với bảng trạng thái logic. Những nhƣợc điểm đặc trƣng cho mạch tuyến tính cũng có thể xảy ra trong mạch số, ví dụ nhƣ méo sƣờn xung, sự không ổn định và nhấp nháy khi chuyển mạch. Ba dạng biểu diễn kết quả phân tích Ta có thể biểu diễn thông tin nhận đƣợc trong việc thử nghiệm các mạch số dƣới ba dạng sau: - Bảng trạng thái. - Biểu đồ thời gian. - Các thẻ trạng thái 1. Hiển thị bảng trạng thái đƣợc dùng để phân tích trạng thái logic. Nó cho phép quan sát trạng thái logic dƣới dạng bảng số: Hệ cơ số 2, Hệ cơ số 8, Hệ cơ số 10, Hệ cơ số 16. Sự hiển thị này đôi khi đƣợc gọi là sự hiển thị phản ánh thông tin trong vùng số liệu. 2. Biểu đồ thời gian logic đƣợc biểu diễn thông qua màn hình tƣơng tự nhƣ màn hình ôxilô nhiều kênh bình thƣờng có thể quan sát đồng thời 8 biểu đồ thời gian cùng một lúc. 3. Tấm thẻ trạng thái: Khi biểu diễn dƣới dạng “tấm thẻ trạng thái”, ta không dùng bảng bit mà dùng ma trận vạch sáng. Ở đây mỗi vạch tƣơng ứng với một byte nhất định. Qua quan hệ giữa các vạch sáng trên màn hình, có thể quan sát quá trình xử lý số liệu trong mạch. Tấm thẻ trạng thái cho phép dễ dàng kiểm tra trạng thái chức năng của các mạch số làm việc tuần hoàn. Chương 9 – Đo tham số của mạch và linh kiện điện tử 301 Khi dùng phân tích logic theo chƣơng trình phƣơng pháp hiển thị tấm thẻ trạng thái nhƣ miêu tả ở trên để kiểm tra hoạt động chƣơng trình hệ thống vi xử lý, ta có đƣợc những dạng đặc biệt riêng. Nếu nắm vững cách phân biệt các dạng hình ảnh đặc trƣng cho từng hệ thống vi xử lý riêng, thì có thể dễ dàng kiểm tra quá trình hoạt động của chƣơng trình. b. Thiết bị phân tích trạng thái logic (Logic State Analyzers) Để có thể phân tích, tìm ra hỏng hóc một cách có hiệu quả. Bộ phân tích trạng thái logic (đôi khi còn gọi là bộ phân tích đồng bộ) phải có những yêu cầu sau: 1- Số liệu cần phải đƣợc đọc và hiển thị dạng nhị phân, để dễ đọc mà không cần bất cứ một sự thông dịch nào. 2- Có đủ đầu vào để trong một thời điểm có thể cùng lúc hiển thị, kiểm tra toàn bộ một từ số liệu. 3- Một từ kích khởi phải đƣợc yêu cầu bởi một từ số liệu riêng, duy nhất trong một chuỗi vào. 4- Phải có một sự trễ cần thiết để đủ thời gian chuyển số hiển thị đến từ cần tham khảo. 5- Phải có khả năng lƣu trữ để lƣu trữ các sự kiện sảy ra. 6- Việc nối máy phân tích vào hệ thống phải đảm bảo không ảnh hƣởng đến nhữg tham số của hệ thống hoặc làm thay đổi sự hoạt động của chƣơng trình. 7- Đầu đo cần đƣợc nối với máy phân tích một cách chắc chắn nhất trong suốt quá trình kiểm tra, đo thử. 8- Màn hiển thị phải dễ đọc dễ hiểu. Nhƣ vậy, có nghĩa là: Số liệu phân tích đƣợc đƣa vào thể hiện dƣới dạng mã nhị phân, tức là dƣới dạng tổ hợp các bít; cần có đủ số lƣợng các đầu vào ra song song để có thể cho phép kiểm Chương 9 – Đo tham số của mạch và linh kiện điện tử 302 tra đồng thời một từ nguyên vẹn; vấn đề điều khiển số liệu ở đầu vào và phân định chu kỳ trong thiết bị thử nghiệm cần đƣợc tiến hành bằng một xung đồng bộ duy nhất; khoảng thời gian cần thiết để xử lý số liệu của thiết bị để xử lý số liệu của thiết bị phân tích cần phải rất ngắn; việc kết nối thiết bị phân tích với mạch cần khảo sát phải không làm ảnh hƣởng tới các thông số của mạch cũng nhƣ không đòi hỏi phải thay đổi chế độ hay chƣơng trình làm việc của mạch; đầu vào của thiết bị phải có cấu trúc sao cho có thể dễ dàng kết nối với mạch cần khảo sát; thiết bị phải có màn hình hiển thị dễ quan sát và nhận dạng để xử lý thông tin. Theo yêu cầu thứ hai đã có nhà sản xuất thiết bị phân tích trạng thái có thể 8, 16, 32 hay 64 kênh. c. Thiết bị phân tích biểu đồ thời gian Logic (Logic timing Analyzers) Thiết bị phân tích trạng thái logic cho phép xác định hiện tƣợng (và đôi khi ngay cả vị trí) xuất hiện hƣ hỏng của mạch số đƣợc thử nghiệm. Tuy nhiên sau đó vẫn cần đòi hỏi tìm hiểu thêm về tính chất và nguyên nhân của hƣ hỏng. Lỗi sai sót thƣờng xuất hiện do xung nhiễu trong thời gian ngắn; do đầu vào tín hiệu không đồng thời, mất đồng bộ, do câu lệnh sai. Trong những tình huống đó, việc sử dụng thiết bị phân tích biểu đồ thời gian logic (cũng còn có thể gọi là thiết bị phân tích lệnh đồng bộ) là rất hiệu quả. Nó cũng đặc biệt tiện lợi để kiểm tra các thiết bị giao diện chuẩn đối với các thông tin trên kênh truyền điều khiển, các số liệu đƣợc truyền quan các thiết bị vào/ra. Khi phân tích theo thời gian, phải khảo sát tín hiệu và các quá trình có khoảng thời gian rất nhỏ so với thời gian của một từ, vì vậy tần số làm việc, tốc độ lấy mẫu của thiết bị phân tích biểu đồ Chương 9 – Đo tham số của mạch và linh kiện điện tử 303 thời gian logic càng lớn hơn nhiều so với thiết bị trạng thá logic khi cùng làm việc với một dạng số liệu. Trong đa số các trƣờng hợp thì các thiết bị phân tích biểu đồ thƣòi gian logic đều có khả năng làm việc trong cả hai chế độ; đồng bộ và dị bộ (không đồng bộ). Cách thứ hai có tốc độ làm việc cao hơn. Tốc độ cực đại phụ thuộc vào yêu cầu của thiết bị phải làm việc. Ngƣời ta đã sản xuất các thiết bị có tốc độ nhanh với tần số trên 20, 50, 100 và 200 MHz. Thiết bị có tốc độ nhanh là vô cùng cần thiết để khảo sát hệ thống vi xử lý. Ví dụ với vi xử lý Intel 8080A, mặc dù thời gian nhịp là 500ns (tần số nhịp là 2 MHz), nhƣng thông tin trạng thái đƣợc truyền theo đƣờng số liệu 8 bit, chỉ cho phép xử lý trong khoảng thời gian rất ngắn, bằng chu kỳ đồng bộ của hệ thống, nghĩa là cỡ 50ns. Trong khoảng thời gian này có một từ trạng thái (8 bit)qua và các trạng thái logic thay đổi ở hai đƣờng đồng bộ. Để phân tích biểu đồ thời gian tƣơng ứng với tín hiệu nêu trên, khoảng thời gian 50ns phải đƣợc chia thành 5 phần, để mỗi phần là 10ns. Rõ ràng điều này chỉ thực hiện khi tốc độ lấy mẫu (thời điểm tác động) của thiết bị phân tích không nhỏ hơn 100MHz. Có thể bổ sung thêm trong ví dụ đã nêu là kể cả với các hệ vi xử lý có tốc độ tháp (1-2MHz), thời gian lƣu giữ số liệu vào và ra không thể vƣợt quá 10ns. Vì vậy, để phân tích quan hệ thời gian giữa tín hiệu của vi xử lý và các vi mạch ngoại vi nhất thiết phải có thiết bị phân tích có tốc độ nhanh. Ƣu điểm rất quan trọng của phân tích thời gian logic mà không thể có ở phân tích trạng thái logic là khả năg phát hiện tín hiệu giả, thƣờng là những xung gây nhiễu có độ rộng xung rất nhỏ trong dòng số liệu. Nó có thể phá vỡ hoạt động chức năng thông thƣờng của hệ thống số mà trong chế độ hoạt động đồng bộ khó có thể phát hiện đƣợc. Trong một số các thiết bị phân tích trạng thái logic, có thể thấy các mạch flip-flop đặc biệt, cho phép ghi lại các xung giả (thậm chí có thể Chương 9 – Đo tham số của mạch và linh kiện điện tử 304 phát hiện các xung có độ rộng 5 ns). Những mạch nhƣ vậy, các xung hẹp sẽ đƣợc mở rộng tới mức gần bằng khoảng thƣòi gian lấy mẫu, điều đó cho phép phát hiện xung giả một cách đảm bảo. Để dễ dàng quan sát số liệu, ở bộ phân tích biểu đồ thời gian, bộ hiển thị của nó có sử dụng con trỏ. Con trỏ là một vạch thẳng đứng, có thể di chuyển con trỏ dọc theo màn hình và dừng lại ở bất kỳ điểm mong muốn khảo sát nào. Với sự trợ giúp của con trỏ ta dễ dàng xác định sự dịch chuyển tƣơng đối theo thời gian của một điểm trên biểu đồ thƣòi gian với các điểm khác. Ở một vài thiết bị phân tích khác, lại có hai con trỏ nhƣ vậy, nó cho phép đo trực tiếp đƣợc khoảng thời gian giữa hai điểm giữa hai con trỏ mà không cần phải tính toán gì thêm. Bộ phân tích thời gian logic đƣợc thiết kế cùng với một ôxilô hay đƣợc thiế kế phối ghép với một ôxilô riêng, để có thể hiển thị biểu đồ thời gian. Có loại đƣợc thiết kế hiển thị một bảng biểu đồ thời gian, tùy theo yêu cầu sử dụng. 9.5.2.2. Phương pháp phân tích nhận dạng mã địa chỉ (Signature Analysis) Nhƣ đã phân tích, việc thử nghiệm đối với hệ thống vi xử lý và các thiết bị số có dùng vi xử lý là công việc rất khó khăn. Thiết bị phân tích trạng thái logic đã khảo sát ở phần trên chỉ giải quyết đƣợc một phần của vấn đề. Nó giúp sự dõi theo từng bƣớc việc của bộ vi xử lý thông qua các chƣơng trình thực hiện. Tuy nhiên quá trình tìm kiếm và phát hiện nguyên nhân hƣ hỏng đòi hỏi nhiều công sức và khả năng có thể phân tích tốt đƣợc những kết quả, những hình ảnh thu đƣợc. Ta cũng không loại trừ hoàn toàn khả năng sử dụng của các máy đo truyền thống trong lĩnh vực thời gian hay lĩnh vực tần số, nhƣ ôxilô, máy phân tích phổ, vôn-mét điện tử, Song để xác định đƣợc nguyên nhân hƣ hỏng gây nên bởi vi Chương 9 – Đo tham số của mạch và linh kiện điện tử 305 xử lý hoặc các phần mạch nối ghép với nó thông qua giao diện thì mất quá nhiều thời gian, công sức và cũng cần có những chuyên gia trình độ cao. Một trong những cách hiệu quả nhất để tìm kiếm hƣ hỏng trong đa số các thiết bị số và đặc biệt trong các thiết bị có dùng vi xử lý là sử dụng thiết bị phân tích mã chỉ dẫn (Signature Analysis). Nguyên tắc và việc chế tạo các thiết bị này cũng mới đƣợc hình thành trong thời gian gần đây. Tên gọi phân tích “mã chỉ dẫn” đƣợc bắt nguồn từ “chữ ký” (signature), nó có rất nhiều nghĩa cho nhiều lĩnh vực khác nhau nhƣ âm nhạc, in ấn, song với nghĩa đơn giản nhất là chữ ký của ngƣời mang tên chữ ký đó. Trong vấn đề tìm kiếm hƣ hỏng của thiết bị số, thì “mã chỉ dẫn” là một số đƣợc cấu thành từ 4 ký hiệu chữ và số của hệ mã cơ số 16, đƣợc đặc trƣng duy nhất cho từng điểm nút của thiết bị đƣợc khảo sát. a. Mô tả bản chất của sự phân tích Phân tích mã chỉ dẫn là việc so sánh sự trùng hợp giữa mã chỉ dẫn thực của điểm nút cụ thể nào đó đƣợc phản ánh trên màn hình phân tích với mã chỉ dẫn của điểm nút này hoặc với bảng hƣớng dẫn sử dụng thiết bị khảo sát. Sự không trùng hợp của mã chỉ dẫn chứng tỏ về sự hƣ hỏng, hoạt động chức năng không bình thƣờng của thiết bị. Ví dụ, nếu trên màn hình xuất hiện mã chỉ dẫn F865, còn trên mạch tại điểm nút đã cho thì cần phải có mã chỉ dẫn A953, nhƣ vậy rõ ràng là đã có hƣ hỏng. Để tìm hiểu nguyên nhân, ta có thể tiến hành kháo sát tiếp các điểm nút khác. Bằng cách đó có thể kết luận bộ phận hƣ hỏng là bộ phận mà ở đầu ra của nó, mã chỉ dẫn thực và mã chỉ dẫn mẫu khác nhau, trong khi ở đầu vào của nó, mã chỉ dẫn thực và mã chỉ dẫn mẫu trùng hợp nhau Chương 9 – Đo tham số của mạch và linh kiện điện tử 306 Thoạt nhìn bên ngoài, quy trình phân tích mã chỉ dẫn rất giống với quy trình phát hiện hƣ hỏng trong các thiết bị tƣơng tự. Trên sơ đồ nguyên lý của thiết bị tƣơng tự tại các điểm đặc trƣng, ngƣời ta chỉ ra hình dạng của tín hiệu và giá trị điện áp tại điểm đó. Có thể dùng ôxilô để quan sát hình dạng của tín hiệu và dùng vôn- mét điện tử để đo giá trị điện áp, qua đó xác định thiết bị khảo sát có làm việc bình thƣờng hay không. Đối với các thiết bị có chƣơng trình, rất tiếc không thể sử dụng hệ thống kiểm tra dựa trên cơ sở so sánh tình trạng trên ôxilô đƣợc vì không thể phân biệt đƣợc dãy các giá trị nhị phân trên màn hình. Hơn nữa trong các thiết bị dùng vi xử lý, không có sự tƣơng ứng đồng nhất giữa đặc tính của thiết bị với những điểm nút cụ thể. Do đó, bộ phân tích mã chỉ dẫn là một công cụ thiết bị rất hiệu quả cho mục đích trên. b. Nguyên lý tạo lập mã chỉ dẫn Để có thể tiến hành phân tích mã chỉ dẫn của hệ thống số dùng vi xử lý, nhất thiết phải có tín hiệu thử nghiệm, đó là dãy giá trị nhị phân, nghĩa là dãy xung vuông có độ rộng xung rất nhỏ, biên độ của nó chỉ có thể nhận hai giá trị rất khác nhau theo mức điện áp, đƣợc gọi là bít 0 và bít 1. Dãy các giá trị 0 và 1 gọi là số liệu, đƣợc tạo ra nhờ chƣơng trình vi xử lý đặc biệt nằm bên trong thiết bị thử nghiệm. Từ dãy giá trị này hình thành tín hiệu thử nghiệm, dãy thử nghiệm. Nguyên lý nhận mã chỉ dẫn từ dãy thử nghiệm với sự trợ giúp của thiết bị phân tích đƣợc miêu tả trên hình 9-5. Mã chỉ dẫn đƣợc hình thành trong mạch có chứa thanh ghi dịch 16 bit (16 flip – flop), 4 bộ cộng modulo-2 mắc nối tiếp vào đƣờng phản hồi nối từ các đầu ra của các flip-flop thứ 7,9,12 và 16 Chương 9 – Đo tham số của mạch và linh kiện điện tử 307 tới các đầu vào thứ hai của các bộ cộng thứ 1, 2, 3, và 4 một cách tuần tự. Thanh ghi dịch chuyển có hai đầu vào: đầu vào cơ sở, ký hiệu S (Data), đƣợc đƣa vào là dãy các bit nhị phân. Và đàu vào thứ 2, ký hiệu C (Clock), đƣợc đƣa vào là xung nhịp (xung đồng bộ). Nhƣ vậy, đầu vào D nhận các bit của bộ thử cơ số 2, và đầu vào nhận C nhận xung nhịp mà nó chuyển dịch bit theo bộ ghi. Đầu vào của mạch chính là cửa vào đầu tiên của bộ cộng modulo-2 thứ nhất. Dãy tín hiệu thử nghiệm đƣợc đƣa tới đây. Dãy này có thể có độ dài bất kỳ, nhứng kết thúc quá trình bao giờ cũng là một số 16 bit, đƣợc lƣu lại trong thanh ghi. Số này đƣợc biểu diễn dƣới dạng mã cơ số 16, đó chính là mã chỉ dẫn thu đƣợc từ dãy thử nghiệm cho trƣớc. Chính vì số các mã hiệu trong mã chỉ dẫn nhỏ hơn nhiều so với số bit trong dãy thử nghiệm nên có thể nói thiết bị phân tích mã chỉ dẫn đã thực hiện “nén” thông tin. Cũng cần phải lƣu ý rằng mã 16 bit đƣợc dùng trong phân tích mã chỉ dẫn có một số đổi khác so với mã 16 thông thƣờng (0 1 2 3 4 5 6 7 8 9 A B C D E F) và đƣợc viết dƣới dạng 0 1 2 3 4 5 6 7 8 9 A C F H P U. Việc lựa chọn ký hiệu nhƣ trên có liên quan đến việc sử dụng các bộ chỉ thị, thể hiện số và chữ thông qua các segment. Sự thay đổi trên cho phép đọc mã chỉ dẫn dễ dàng hơn và không bị nhầm lẫn. Nếu vẫn sử dụng các mã 16 thông thƣờng, sẽ rất khó phân biệt giữa chữ B với số 8, giữa chữ D với số 0 (xem mã chỉ dẫn nhƣ hình 9-6). Mã chỉ dẫn đƣợc hình thành nhƣ sau: ở đầu vào của mạch vẽ trên hình 9-5, ta đƣa sãy thử nghiệm nhị phân với độ dài xác định, ví dụ 20 bit (hình 9-7). Những bit này đƣợc đƣa tới đầu vào D của thanh ghi sau khi đã đi qua dãy các bộ cộng modulo-2. Ở bộ cộng đầu tiên, mỗi bit của dãy thử nghiệm sẽ đƣợc cộng theo modulo-2 với bit thứ 7 của Chương 9 – Đo tham số của mạch và linh kiện điện tử 308 thanh ghi, bit đầu ra của bộ cộng thứ nhất sẽ đƣợc cộng theo modulo-2 với bit thứ 6 của thanh ghi tại bộ cộng thứ 2 Ở đây có quy luật nhƣ sau: nếu tại tất cả các cửa vào thứ 2của 4 bộ cộng là bit 0 hoặc số chẵn các bộ cộng là bit 1, thì bit đƣợc đƣa vào đầu vào của mạch sẽ đƣợc truyền tới đầu vào D của thanh ghi giữ nguyên giá trị; khi bit 1 xuất hiện ở các cửa vào thứ hai của số lẻ các bộ cộng thì tại đầu vào D của thanh ghi sẽ nhận đƣợc bit có giá trị đối so với đầu vào của mạch (theo phép cộng modulo-2 thì kết quả sẽ là 1 khi có bit khác mức logic cộng với, nếu bit cộng với cùng mức thì kết quả là 0). Trƣớc khi bắt đầu làm việc, tất cả các flip-flop của thanh ghi đều nằm ở trạng thái 0. Xung nhịp đầu tiên đƣợc đƣa tới cửa vào C của thanh ghi sẽ cho FF1 giá trị bit đầu tiên của dãy thử nghiệm, đƣa vào kênh D. Xung nhịp thứ hai sẽ đẩy bit đầu tiên sang bên trái một bƣớc, nghĩa là từ FF1 sang FF2 và đƣa tới FF1 giá trị bit thứ hai của dãy. Mỗi xung nhịp lại đẩy giá trị của thanh ghi sang bên trái một bƣớc và đƣa vào FF1 giá trị tiếp theo của dãy thử nghiệm. Toàn bộ quá trình này đƣợc kết thúc khi và chỉ khi bit thứ 20 của dãy thử nghiệm (trong ví dụ đang xét, chiều dài dãy thử nghiệm là 20), đƣợc đƣa vào FF1 (sau khi đã đi qua dãy các bộ cộng modulo-2). Mã đƣợc tạo thành trong thanh ghi đƣợc biểu diễn theo hệ cơ số 16 và nhận đƣợc mã chỉ dẫn của dãy thử nghiệm đã cho. Bây giờ ta xét mối tƣơng quan giữa các mẫu ở dạng nhị phân tại đầu ra và đầu vào của chuỗi bộ cộng modulo-2. Giả sử rằng chuỗi cập nhật có n bit ở đầu vào: a1, a2,,an, trong đó ai là bằng 0 hay bằng 1. Do đã có quy ƣớc tại thời điểm làm việc ban đầu, đầu ra của các flip-flop của thanh ghi ở trạng thái logic, nên giá trị các đƣờng Chương 9 – Đo tham số của mạch và linh kiện điện tử 309 hồi tiếp từ đầu ra của các flip-flop 7, 9, 12 và 16 đƣợc duy trì ở giá trị 0 logic ít ra trong thƣòi gian tính bằng 7 xung nhịp. Nhƣ vậy tính từ thời điểm bắt đầu xuất hiện xung nhịp (clock) thứ nhất tới thời điểm kết thúc xung nhịp thứ 7, thì bit vào thứ 2của các bộ cộng modulo-1 ở mức 0. Căn cứ vào bảng trạng thái của bộ cộng modulo-2, ta khẳng định chắc chắn rằng trong khoảng thời gian này giá trị của các bit thuộc chuỗi mẫu kiểm tra qua chuỗi bộ cộng modulo-2 hoàn toàn không bị thay đổi. Nhƣ vậy 7 bit dấu của hai chuỗi đầu vào và đầu ra là trùng nhau; ai=bi, với i=1, 2, 3,,9. Từ bit thứ 8 trở đi, bit thứ i có giá trị 0 hay 1, đƣợc xác định bởi sự cân bằng: ở đây i nằm trong dải từ 8 đến n; là số bù của ai; là cộng của modulo –2. Nếu trọng số của bit bik nhỏ hơn hay bằng 0 (i<k) thì có thể bỏ qua sự có mặt của bit đó trong biểu thức cộng modulo –2 trên. Ví dụ: Giả sử bit đó là b10, i=10 rõ ràng là: bỏ qua bi-16 và bi-12 i – 9= 1 i – 7 = 3 Để có đƣợc mã ký hiệu ở dạng nhị phân, ta loại bỏ trƣớc các bit có thứ tự từ (n-16) trở đi trong chuỗi bit b1, b2,,bn; 16 bit còn lại sẽ là mã ký hiệu chỉ dẫn mong muốn ở dạng nhị phân. Tài liệu tham khảo 310 TÀI LIỆU THAM KHẢO [1]. Vũ Quý Điềm, Cơ sở kỹ thuật đo lường điện tử, Nhà xuất bản khoa học kỹ thuật, 2001. [2]. Nguyễn Ngọc Tân, Kỹ thuật đo, Nhà xuất bản khoa học kỹ thuật, 2001. [3]. Phạm Thƣợng Hàn, Kỹ thuật đo lƣờng các đại lƣợng vật lý, tập1, tập 2, Nhà xuất bản giáo dục, 1996. [4]. Bùi Văn Sáng, Đo lƣờng điện - vô tuyến điện, Học viện Kỹ thuật Quân sự, 1996. [5]. Bob Witte, Electronic Test Instruments: Analog and Digital Measurement, Prentice Hall, 2002. [6]. Joseph J. Carr, Elements of Electronic Instrumentation and Measurement, 1996. [7]. Clyde F. Coombs, Electronic Instrument HandBook, McGraw-Hill, 1999. [8]. Albert D. Helfrick, William D. Cooper, Modern Electronic Instrumentation and Measurement Technicques, Prentice Hall, 1990. [9]. David Buchla, Wane McLachLan, Applied Electronic Instrumentation and Measurement, Macmillan 1992.
File đính kèm:
- bai_giang_co_so_do_luong_dien_tu_do_manh_ha_phan_2.pdf