Bài giảng Điện tử tương tự I - Phùng Kiều Hà

Tóm tắt Bài giảng Điện tử tương tự I - Phùng Kiều Hà: ...m làm việc Q và đường tải:  Điểm làm việc Q: điểm làm việc cố định trên đường đặc tuyến, được xác định bằng phân cực  Đường tải: hình vẽ của tất cả giá trị phối hợp có thể của IC and VCE.  2 loại đường tải: Đường tải tĩnh (chế độ 1 chiều): VCE = VCC-ICRC Đường tải động (chế độ xc): vce =...n cực kiểu phân áp VG = VDD* 10MΩ/(110MΩ+10MΩ) Phương trình đường tải: VGS = VG – IS*750Ω (1) Quan hệ dòng áp với DMOS: ID = IDSS(1-VGS/VP) 2 (2) Giải hệ (1,2) hoặc xác định theo phương pháp đồ thị Lưu ý, VGS có thể dương Phân cực kiểu phân áp Với DMOS: ID = IDSS(1-VGS/VP) 2 VGS có thể ... a các t ng khu ch đ i ữ ầ ế ạ Ghép dùng tụ  Dùng t ghép đ u ra t ng tr c và đ u vào t ng sauụ ầ ầ ướ ầ ầ Ghép gi a các t ng khu ch đ i ữ ầ ế ạ Ghép dùng tụ Ghép gi a các t ng khu ch đ i ữ ầ ế ạ Ghép dùng tụ  Dùng t ghép đ u ra t ng tr c và đ u vào t ng sauụ ầ ầ ướ ầ ầ  u:Ư  Cách ly DC ...

pdf257 trang | Chia sẻ: havih72 | Lượt xem: 154 | Lượt tải: 0download
Nội dung tài liệu Bài giảng Điện tử tương tự I - Phùng Kiều Hà, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
ụ 
Ảnh hưởng của nguồn và tải
Hệ số khuếch đại của mạch biến đổi khi có thêm 
nguồn và tải:
AV
0 = Vout / Vin – hệ số khuếch đại không tải
AV
L = VRL / Vin – hệ số khuếch đại có tải
AV
S = VRL / VS – hệ số khuếch đại có tải và 
nguồn
Có 2 cách phân tích ảnh hưởng nguồn tải
 Sơ đồ tương đương
 Mô hình mạng 2 cửa
Mạng hai cửa (two-port system)
Đã xác định các tham số xoay chiều ở điều kiện không có trở 
nguồn và trở tải
Zin, Zout, AV
0, Ai
0
Khi đó, điện áp ra tại cửa ra hở mạch là:
Vo = AV
0 * Vi
Mạng hai cửa (two-port system)
Mô tả mạng hai cửa bằng các linh kiện tương đương, 
vẫn đảm bảo bộ tham số xoay chiều (Zin, Zout, AV
0, Ai
0)
Mạng hai cửa (two-port system)
Điện áp ra trên điện trở RL:
Vo = AV
0 * Vi * [RL/(RL+Ro)]
Hệ số khuếch đại điện áp
AV
L = AV
0 * [RL/(RL+Ro)]
Khuếch đại điện áp nhỏ hơn khi không xét tải
RL càng lớn, AV
L càng gần AV
0
Ảnh hưởng của trở kháng tải 
– Mô tả bằng đồ thị
Phương trình đường tải tĩnh:
VCE = VCC – IC*RC
Phương trình đường tải động:
VCE = VCC – IC*RC//RL
Ảnh hưởng của trở kháng tải
RL nhỏ, RC//RL nhỏ => 
đường tải động dốc => 
điện áp ra nhỏ 
(phù hợp với phân tích giải 
tích trên mô hình mạng hai 
cửa)
Ảnh hưởng của trở kháng nguồn
AV
S = AV
0 * Ri /(Ri+RS)
AV
0 – hệ số khuếch đại điện áp không nguồn, không tải
Để hệ số khuếch đại điện áp lớn, trở kháng nguồn càng nhỏ 
càng tốt
Tổng hợp
ATV = A
0
V[RL/(Ro+RL) ] [ RI /(RI+RS) ]
Khi thiết kế mạch khuếch đại, nên chú ý để mạch có thể làm 
việc với dải rộng giá trị của trở kháng nguồn và tải
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng BJT
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng BJT
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng BJT
Trở kháng vào: Zi = βre
Trở kháng ra: Zo = Rc
Hệ số khuếch đại điện áp
Av
0 = - Rc/re 
=> AV = - (RL//Rc)/re
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng FET
 FET: vì các cực G and D, S được cách ly
 RL không ảnh hưởng đến trở kháng vào Zi
 Rs không ảnh hưởng đến trở kháng ra Z0
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng FET
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng FET
 Trở kháng vào: Zi = RG
 Trở kháng ra: Zo = RD
 Hệ số khuếch đại điện áp
Av
0 = - RD/re
=> AV = - (RL//RD)/re
Tổng kết
Ghép tầng nối tiếp
 Tầng sau là tải của tầng trước
 Tầng trước là nguồn của tầng sau
 Hệ số khuếch đại điện áp tổng 
AV
T = AV1 * AV2 * 
 Hệ số khuếch đại dòng điện tổng
Ai
T = AV
T * Zi1 / RL
Bài tập
Chương 10: 1, 2, 4, 5, 10,15, 17
Ảnh hưởng của trở kháng nguồn và tải
Mạch sử dụng FET
 FET: vì các cực G and D, S được cách ly
 RL không ảnh hưởng đến trở kháng vào Zi
 Rs không ảnh hưởng đến trở kháng ra Z0
 Bài tập:
 Chapter 10: 1, 2, 4, 5, 10,15, 17
Hồi tiếp
 Giới thiệu
 Phân loại
 Kiểu điện áp nối tiếp
 Kiểu điện áp song song
 Kiểu dòng điện nối tiếp
 Kiểu dòng điện song song
Giới thiệu
 Đưa một phần điện 
áp ra về đầu vào
 Hồi tiếp âm và hồi tiếp 
dương
 Hồi tiếp dương: mạch 
tạo dao động
 Hồi tiếp âm: ổn định 
hoạt động của mạch
Giới thiệu
 Tác động của hồi tiếp âm
 Giảm hệ số khuếch đại
 Thay đổi trở kháng vào ra
 Ổn định hệ số khuếch đại
 Ổn định hoạt động
 Mở rộng dải tần hoạt động
 Giảm nhiễu
Phân loại
 Dựa trên cách đưa tín hiệu ở đầu vào (nối 
tiếp/song song) và cách lấy tín hiệu ở đầu ra 
(điện áp/dòng điện)
 Kiểu điện áp nối tiếp
 Kiểu điện áp song song
 Kiểu dòng điện nối tiếp
 Kiểu dòng điện song song
Kiểu điện áp nối tiếp
 A=Vo/Vi
 β=Vf/Vo
 Af=A/(1+βA)
 Zif=Zi(1+βA)
 Zof=Zo/(1+βA)
Kiểu điện áp nối tiếp
Kiểu điện áp nối tiếp
 Af=A/(1+βA)
 β=Vf/Vo=R2/(R1+R2)
 Zif=Zi(1+βA)
 Zof=Zo/(1+βA)
Kiểu điện áp song song
 A=Vo/Ii
 β=If/Vo
 Af=Vo/Vs=A/(1+βA)
 Zif=Zi/(1+βA)
 Zof=Zo/(1+βA)
Kiểu điện áp song song
 Af=A/(1+βA)
 β=If/Vo=-1/R’
 Zif=Zi/(1+βA)
 Zof=Zo/(1+βA)
Kiểu dòng điện nối tiếp
 A=Io/Vi
 β=Vf/Io
 Af=Io/Vs=A/(1+βA)
 Zif=Zi(1+βA)
 Zof=Zo(1+βA)
Kiểu dòng điện nối tiếp
 A=Io/Vi
 β=Vf/Io=RE
 Af=Io/Vs=A/(1+βA)
 Zif=Zi(1+βA)
 Zof=Zo(1+βA)
Kiểu dòng điện song song
 A=Io/Ii
 β=If/Io
 Af=Io/Is=A/(1+βA)
 Zif=Zi/(1+βA)
 Zof=Zo(1+βA)
Kiểu dòng điện song song
A=Io/Ii
β=If/Ie2=RE/(re+RE+Rf)
Af=Io/Is=A/(1+βA)
Hệ số khuếch đại với hồi tiếp
Trở kháng với hồi tiếp
Băng thông với hồi tiếp
Bài tập
 Chapter 18: 1, 2, 3, 4, 5
M ch ghépạ
Ghép gi a các t ng khu ch đ iữ ầ ế ạ
Ghép Cascode
Ghép Darlington
M ch ngu n dòng ạ ồ
M ch dòng g ngạ ươ
M ch khu ch đ i vi saiạ ế ạ
Ghép gi a các t ng khu ch ữ ầ ế
đ iạ
 Ghép tr c ti pự ế
 Ghép dùng tụ
 Ghép dùng bi n ápế
 Ghép dùng đi n trệ ở
 Ghép đi n quangệ
Ghép gi a các t ng khu ch đ iữ ầ ế ạ 
Ghép tr c ti pự ế
 Tr c ti p ghép gi a đ u ra ự ế ữ ầ
t ng tr c và đ u vào t ng ầ ướ ầ ầ
sau
 u:Ư
 Đ n gi nơ ả
 Không m t năng l ngấ ượ
 Không méo
 Băng thông r ngộ
 Nh c: ượ
 Ph i chú ý nh h ng DC ả ả ưở
gi a các t ngữ ầ
 Hay s d ng trong ICử ụ
Ghép gi a các t ng khu ch đ i ữ ầ ế ạ
Ghép dùng tụ
 Dùng t ghép đ u ra t ng tr c và đ u vào t ng sauụ ầ ầ ướ ầ ầ
Ghép gi a các t ng khu ch đ i ữ ầ ế ạ
Ghép dùng tụ
Ghép gi a các t ng khu ch đ i ữ ầ ế ạ
Ghép dùng tụ
 Dùng t ghép đ u ra t ng tr c và đ u vào t ng sauụ ầ ầ ướ ầ ầ
 u:Ư
 Cách ly DC các t ngầ
 Dùng t l n tránh méoụ ớ
 Nh c: ượ
 C ng k nhồ ề
 H n ch t n s th pạ ế ầ ố ấ
 S d ng trong m ch riêng lử ụ ạ ẻ
 T tuỳ thu c vào t n s c a tín hi u. VD: v i âm t n t n i t ng ụ ộ ầ ố ủ ệ ớ ầ ụ ố ầ
có tr s t 1µF đ n 10 µF. T Cị ố ừ ế ụ e th ng ch n t 25µF đ n 50 ườ ọ ừ ế
µF
Ghép gi a các t ng khu ch đ i ữ ầ ế ạ
Ghép bi n ápế
 Dùng nhi u tr c kiaề ướ
 Cách ly vào ra
 D ph i h p tr khángễ ố ợ ở
 D i t n làm vi c h pả ầ ệ ẹ
 Không tích h p đ c ợ ượ
 C ng k nhồ ề
 Đ tắ
=>ít dùng
Ghép gi a các t ng khu ch đ iữ ầ ế ạ
 Ghép dùng đi n tr - th ng dùng cùng Cệ ở ườ
 Tăng tr kháng vàoở
 Gi m tín hi u vàoả ệ
 T o m c d ch đi n ápạ ứ ị ệ
 Ph thu c t n s (khi dùng cùng C)ụ ộ ầ ố
 Ghép đi n quangệ
 Dùng cho ngu n đi n áp caoồ ệ
Ghép Cascode
 Hai transistor m c chung ắ
E và chung B đ c n i ượ ố
tr c ti pự ế
 Đ c bi t đ c s d ng ặ ệ ượ ử ụ
nhi u trong các ng ề ứ
d ng t n s cao, ví ụ ở ầ ố
d : m ch khu ch đ I ụ ạ ế ạ
d I r ng, m ch khu ch ả ộ ạ ế
đ i ch n l c t n s caoạ ọ ọ ầ ố
Ghép Cascode
 T ng EC v i h s khu ch đ i đi n áp âm nh và tr kháng ầ ớ ệ ố ế ạ ệ ỏ ở
vào l n đ đi n dung Miller đ u vào nhớ ể ệ ầ ỏ
 Ph I h p tr kháng c a ra t ng EC và c a vào t ng BC ố ợ ở ở ử ầ ử ầ
 Cách ly t t gi a đ u vào và đ u ra: t ng BC có t ng tr vào ố ữ ầ ầ ầ ổ ở
nh , t ng tr ra l n có tác d ng đ ngăn cách nh h ng c a ỏ ổ ở ớ ụ ể ả ưở ủ
ngõ ra đ n ngõ vào nh t là t n s cao, đ c bi t hi u qu v I ế ấ ở ầ ố ặ ệ ệ ả ớ
m ch ch n l c t n s caoạ ọ ọ ầ ố
Ghép Cascode
 M ch ghép Cascode ạ
th c t :ự ế
AV1 = -1 => đi n dung ệ
Miller đ u vào nhở ầ ỏ
AV2 l n => h s khu ch ớ ệ ố ế
đ i t ng l nạ ổ ớ
Ghép Darlington
 Hai transistor cùng 
lo iạ , ho t đ ng nh ạ ộ ư
m t transistorộ
 H s khu ch đ i ệ ố ế ạ
dòng đi n t ng r t ệ ổ ấ
l nớ
 T ng tr vào r t l nổ ở ấ ớ
Ghép Darlington
Phân c c trans Darlington và s đ ự ơ ồ
t ng đ ng m ch l p emitter ươ ươ ạ ặ
(hay s d ng trong m ch công ử ụ ạ
su t) ấ
Ghép Darlington
 T h p vào m t package ổ ợ ộ
(hình v )ẽ
 Ho c xây d ng t 2 ặ ự ừ
transistor r i r c (chú ý: Tờ ạ 1 
công su t nh , Tấ ỏ 2 công su t ấ
l n, Iớ c max là gi i h n c a Tớ ạ ủ 2
Ghép Darlington - ng d ngứ ụ
Nh y c m v i dòng r t ạ ả ớ ấ
nh -> có th làm m ch ỏ ể ạ
“touch-switch”
M c ki u CC cho ắ ể
khu ch đ i công su t ế ạ ấ
v i yêu c u ph i h p ớ ầ ố ợ
tr kháng v i t i có t ng ở ớ ả ổ
tr nhở ỏ
Ghép Darlington bù
 T ng t ghép darlingtonươ ự
 Hai transistor khác lo iạ , ho t ạ
đ ng gi ng nh m t BJT lo i ộ ố ư ộ ạ
pnp
 H s khu ch dòng đi n t ng ệ ố ế ệ ổ
r t l nấ ớ
M ch ngu n dòngạ ồ
B ph n c p dòng đi n, ộ ậ ấ ệ
m c song song v i ắ ớ
đi n tr R, đ c g i là ệ ở ượ ọ
n i tr c a ngu nộ ở ủ ồ
Ngu n dòng đi n lý t ng ồ ệ ưở
khi R = ∞, và cung c p ấ
m t dòng đi n là h ng ộ ệ ằ
s ố
M ch ngu n dòngạ ồ
 Dòng cung c p n đ nh ấ ổ ị
và đi n tr ngu n r t l nệ ở ồ ấ ớ
 S d ng BJT, ho c FET, ử ụ ặ
ho c k t h pặ ế ợ
 ID , IC là dòng đi n không ệ
đ i đ c c p cho m ch, ổ ượ ấ ạ
n i tr ngu n là đi n tr ộ ở ồ ệ ở
ra c a m chủ ạ
M ch dòng g ngạ ươ
 Cung c p 1 ho c nhi u ấ ặ ề
dòng b ng 1 dòng xác đ nh ằ ị
khác. Chú ý không nhân ra 
quá nhi u dòngề
 S d ng ch y u trong ICử ụ ủ ế
 Yêu c u: Qầ 1, Q2 hoàn toàn 
gi ng nhauố
 I ≈ Ix=Vcc-VBE/Rx
M ch khu ch đ i vi saiạ ế ạ
 M ch đ i x ng theo đ ng ạ ố ứ ườ
th ng đ ng, các ph n t ẳ ứ ầ ử
t ng ng gi ng nhau v ươ ứ ố ề
m i đ c tínhọ ặ
 Q1 gi ng h t Q2, m c ki u ố ệ ắ ể
EC ho c CCặ
 2 đ u vào vầ 1 và v2, có th ể
s d ng 1ử ụ ho c ph i h pặ ố ợ
 2 đ u ra vầ a và vb, s d ng ử ụ
1 ho c ph i h pặ ố ợ
M ch khu ch đ i vi saiạ ế ạ
 Đ u vào cân b ng, đ u ra cân b ngầ ằ ầ ằ
vin = v1 - v2 ; vout = va – vb 
 Đ u vào cân b ng, đ u ra không cân b ngầ ằ ầ ằ
vin = v1 - v2 ; vout = va 
 Đ u vào không cân b ng, đ u ra cân b ngầ ằ ầ ằ
vin = v1 ; vout = va – vb 
 Đ u vào không cân b ng, đ u ra không cân b ngầ ằ ầ ằ
vin = v1 ; vout = va 
M ch khu ch đ i vi saiạ ế ạ
- h s khu ch đ i vi sai và h s tri t tiêu đ ng phaệ ố ế ạ ệ ố ệ ồ
Ch đ phân c c 1chi u: Vế ộ ự ề B1 = VB2 => IC1 = IC2 = IE/2 => VC1 = VC2 
N u vế in = v1 – v2 => VB1+vin và VB2–vin => ic1 > ic2 
 => vout = vc1 - vc2 > 0
⇒ khu ch đ i đi n áp vi saiế ạ ệ
N u vế in = v1 = v2 => VB1+vin và VB2+vin => ic1 = ic2 
 => vout = vc1 - vc2 = 0
⇒ tri t tiêu đi n áp đ ng phaệ ệ ồ
M ch khu ch đ i vi sai ạ ế ạ
- h s khu ch đ I vi sai và h s tri t tiêu đ ng ệ ố ế ạ ệ ố ệ ồ
pha
Phân tích b ng s đ t ng đ ng xoay chi u: ằ ơ ồ ươ ươ ề
vin = v1,v2=0 ; vout = va : Av=RC/2re
vin = v1 - v2 ; vout = va - vb : Ad=RC/re (differential mode)
vin = v1 = v2 ; vout = va : Ac = βRC/(βre+ 2(β+1)RE) (common mode)
Nh n xét : ậ
 Tín hi u vào ng c pha: khu ch đ i l nệ ượ ế ạ ớ
 Tín hi u vào cùng pha: khu ch đ i nhệ ế ạ ỏ
⇒ kh năng ch ng nhi u t tả ố ễ ố
⇒ T s nén đ ng pha (CMRR-Common mode rejection ratio) ỉ ố ồ
= H s KĐ vi sai/H s KĐ đ ng pha ệ ố ệ ố ồ
⇒ CMRR càng l n ch t l ng m ch càng t tớ ấ ượ ạ ố
V i KĐ ngõ ra không cân b ng, Tớ ằ 1, T2 v n có tác d ng tr các tín hi u nhi u ẫ ụ ừ ệ ễ
đ ng pha hay nh h ng c a nhi t đ tác d ng lên hai transistorồ ả ưở ủ ệ ộ ụ
M ch khu ch đ i vi sai ạ ế ạ
- nâng cao tính ch ng nhi uố ễ
 Có ngu n dòng n đ nh ồ ổ ị
v i n i tr r t l n ớ ộ ở ấ ớ
-> n đ nh nhi t và gi m ổ ị ệ ả
h s KĐ đ ng phaệ ố ồ
-> tăng kh năng ch ng ả ố
nhi uễ
Ngu n dòng cũng có th ồ ể
là m ch dòng g ngạ ươ
M ch khu ch đ i vi sai ạ ế ạ
- nâng cao tính ch ng nhi uố ễ
 S d ng “active loads” - ử ụ
m ch dòng g ng ạ ươ
⇒ thi t l p dòng collector ế ậ
nh nhau trên c hai ư ả
transistor
⇒ tăng h s khu ch đ i ệ ố ế ạ
vi sai
M ch khu ch đ i vi sai ạ ế ạ
- v n đ đi n áp trôiấ ề ệ
Ng/nhân: đ c tính k thu t c a hai transistor ặ ỹ ậ ủ
không hoàn toàn gi ng nhauố
 Kh c ph c: Dùng đi n tr Rắ ụ ệ ở C không đ i ố
x ng (bi n tr )ứ ế ở
M ch ghépạ
 BT ch ng 12: 1, 6, 11, 12, 15, 19, 21, 24, 26, 30ươ
Khu ch đ i công su tế ạ ấ
Gi i thi uớ ệ
 Link ki n công su t và đ c tínhệ ấ ặ
Các ch đ ho t đ ng c a t ng KĐCSế ộ ạ ộ ủ ầ
 Ki n trúc t ng KĐCSế ầ
 Khu ch đ i công su t ghép bi n áp, AC & ế ạ ấ ế
DC
Nhi u trong KĐCSễ
Gi i thi uớ ệ
 T ng KĐCS m c đích đ ho t đ ng t i, v i ầ ụ ể ạ ộ ả ớ
dòng qua t i lên đ n vài ampre => không ả ế
ph i là KĐ công su t th p (tín hi u nh ) nh ả ấ ấ ệ ỏ ư
đã tìm hi u trong các ch ng tr cể ươ ướ
H ng đ n h th ng âm thanh trong nhà ướ ế ệ ố
(VD: đài, âm ly)
Gi i thi uớ ệ
H th ng âm thanh Hi-fi (High fidelity): khu ch đ i tín hi u âm ệ ố ế ạ ệ
thanh t nhi u ngu n khác nhau (đĩa CD, radio, micro) đ a ra ừ ề ồ ư
m t loa (mono) ho c 2 hay nhi u h n (stereo)ộ ặ ề ơ
Gi i thi uớ ệ
 Đ u vào: nhi u m c đi n áp vào và tr kháng khác ầ ề ứ ệ ở
nhau
VD:microphone – 0,5mV và 600Ω 
đĩa CD – 2V và 100Ω 
 Đ u ra: có nhi u lo i loa v i m c công su t r t ầ ề ạ ớ ứ ấ ấ
khác nhau (t vài W đ n vài trăm W). Tr kháng loa ừ ế ở
cũng có nhi u m c khác nhau, trong đó các giá tr ề ứ ị
4, 8 và 16Ω t ng đ i ph bi nươ ố ổ ế
Gi i thi uớ ệ
 T ng ti n khu ch đ i (preamplifier): khu ch đ i tín ầ ề ế ạ ế ạ
hi u vào đ t m c nh nhau v i đáp ng t n s ệ ạ ứ ư ớ ứ ầ ố
ph ng trong kho ng âm t n (20Hz đ n 20kHz). ẳ ả ầ ế
Ngoài ra, có thêm b khu ch đ i cóộ ế ạ ch n l c ọ ọ
(equalizer) đ tăng/gi m ph n t n th p (bass), ể ả ầ ầ ấ
ph n t n cao (treble)ầ ầ
 T ng khu ch đ i công su t (power amplifier)ầ ế ạ ấ : 
khu ch đ i đi n áp và dòng đi n v i đáp ng t n ế ạ ệ ệ ớ ứ ầ
s ph ng trong vùng âm t nố ẳ ầ
Gi i thi uớ ệ
 Yêu c u v i t ng KĐCS:ầ ớ ầ
1. Cung c p công su t đ n loa có t i xác đ nh ấ ấ ế ả ị
tr c ướ
2. H s KĐ đi n áp n đ nh, không b nh ệ ố ệ ổ ị ị ả
h ng b i t iưở ở ả
3. Nhi u th pễ ấ
Tiêu chí (2) và (3): nên s d ng indicate that ử ụ
overall negative feedback should be used. 
The
 closed-loop gain will then be determined by 
the ratio of resistor values and also
 the output resistance, and the distortion 
figure will be substantially reduced when
 feedback is applied.
Linh ki n công su t & đ c tínhệ ấ ặ
Đi t ố
 BJT công su tấ
MOSFET công su tấ
 Thyristor (SCR-silicon controled rectifier)
 Insulated-Gate Bipolar Transistor (IGBT) 
Gate Turn-Off Thyristors
MOS-Controlled Thyristor (MCT)
Linh ki n công su t & đ c tínhệ ấ ặ
 Đi t công su t: kh năng ch u dòng thu n l n (n100 ố ấ ả ị ậ ớ
A)
 BJT công su t :ấ P=nW – n*100 KW, f = 10KHz, npn 
=> Transistor Darlington công su t:ấ dòng baz nhơ ỏ
 MOSFET công su t :ấ đi u khi n b ng đi n áp vào ề ể ằ ệ
(chuy n m ch)ể ạ
Linh ki n công su t & đ c tínhệ ấ ặ
 BJT công 
su t:ấ P=nW – 
n*100 KW, f = 
10KHz, npn
 Transistor 
Darlington 
công su t:ấ 
dòng baz ơ
nhỏ
T n nhi t trong transistor ả ệ
công su tấ
Công su t l n nh t ph thu c: ấ ớ ấ ụ ộ
 Công su t tiêu hao: Pấ D=VCEIC
 Nhi t đ c a l p ti p giáp (Si:150-200ệ ộ ủ ớ ế 0, Ge: 100-
1100)
 PD(T1)=PD(T0)-(T1-T0)(h s suy gi m)ệ ố ả
=> S d ng t n nhi t đ tăng công su t c c đ iử ụ ả ệ ể ấ ự ạ
 S d ng không khí (<60W) ho c ch t l ng ử ụ ặ ấ ỏ
(>100W)
Công su t, đi n áp và dòng đi nấ ệ ệ
Tín hi u d ng ệ ạ sin:
u = Vmsin(wt)
i = Imsin(wt)
Công su t trên t i: ấ ả
P = VmIm/2 = Vm2/2R 
Tính theo đi n áp đ nh-đ nh Vệ ỉ ỉ p-p
P = Vp-p2/8
Hình v U, I qua đi n ẽ ệ
tr Rở
Ch đ ho t đ ng c a KĐCSế ộ ạ ộ ủ
Ch đ A – dòng đi n ch y liên t c trong ế ộ ệ ạ ụ
m ch => tránh tính không tuy n tính do ạ ế
m ch chuy n đ i ch đ on và offạ ể ổ ế ộ
Ch đ B – r t ph bi n (ch đ AB)ế ộ ấ ổ ế ế ộ
Ch đ C – linh ki n d n trong kho ng d i ế ộ ệ ẫ ả ướ
50% th i gian, th ng dùng trong m ch radio ờ ườ ạ
k t h p v i m ch c ng h ng LCế ợ ớ ạ ộ ưở
Ch đ ho t đ ng c a KĐCSế ộ ạ ộ ủ
 Ch đ D – chuy n m ch gi a m c cao (on trong ế ộ ể ạ ữ ứ
kho ng th i gian ng n) và m c th p (off trong kho ng ả ờ ắ ứ ấ ả
dài) liên t c v i t n s siêu âm, hi u su t bi n đ i ụ ớ ầ ố ệ ấ ế ổ
năng l ng r t caoượ ấ
 Ch đ E – đi n áp ho c dòng đi n qua transistor ế ộ ệ ặ ệ
nh => công su t tiêu hao th p, s d ng trong vô ỏ ấ ấ ử ụ
tuy n ế
 Ch đ G – l i d ng đ c tính c a tín hi u có m t vài ế ộ ợ ụ ặ ủ ệ ộ
giá tr đ nh l n nh ng giá tr trung bình không l n, đ ị ỉ ớ ư ị ớ ể
chuy n m ch m c ngu n s d ng thích h p => gi m ể ạ ứ ồ ử ụ ợ ả
tiêu hao năng l ng ượ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Aế ộ
 Công su t ra nh (vài ấ ỏ
watt)
 Tín hi u ra bi n đ i ệ ế ổ
trong 3600 
 Đi m làm vi c Q thích ể ệ
h pợ
 Hi u su t th p (<50% ệ ấ ấ
khi có ho c <25% khi ặ
không có ghép bi n áp)ế
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Aế ộ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Aế ộ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ A – Hi u su tế ộ ệ ấ
 Công su t vào:ấ
 Là công su t m t chi u: Pấ ộ ề i(dc)=VCCICQ
 Công su t ra: là công su t xoay chi u ấ ấ ề
 Po(ac)=VCE(rms)IC(rms)=Ic2(rms)Rc=Vc2(rms)/Rc
 Po(ac)=VCE(p)IC(p)/2=Ic2(p)Rc /2=Vc2(p)/Rc
 Po(ac)=VCE(p-p)IC(p-p) /8=Ic2(p-p)Rc/8=Vc2(p-p)/8Rc
 Hi u su t: ệ ấ η=P0(ac)/Pi(dc)*100%
 Hi u su t c c đ i:ệ ấ ự ạ
 η=Pac/Pdc=(Vcc2/8Rc)/(Vcc2/2Rc)*100%=25%
Ch đ A – ghép bi n ápế ộ ế
 V2/V1=N2/N1
 I2/I1=N1/N2
Ch đ A – ghép bi n ápế ộ ế
 S vòng dây c a bi n ố ủ ế
áp s xác đ nh đ ng ẽ ị ườ
t i tĩnhả
 Tr kháng cu n c m: ở ộ ả
lý thuy t: 0 ohm ế
th c t : vài ohmự ế
 Po(ac)=(VCEmax-VCEmin) 
(ICmax-ICmin)/8
 Pi(dc)=VccICq
=> Hi u su t đ i c c đ i ệ ấ ạ ự ạ
là 50%
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Bế ộ
 Tín hi u ra bi n đ i trong ệ ế ổ
1800 
 Phân c c 1c x p x m c 0Vự ấ ỉ ứ
 Ghép đ y-kéo: k t h p 2 ẩ ế ợ
t ng t ng t nhau, m i ầ ươ ự ỗ
t ng d n trong m t n a chu ầ ẫ ộ ử
kỳ 
 Nhi u xuyên m c r t l nễ ứ ấ ớ
 Hi u su t <78.5%ệ ấ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Bế ộ
 Pi(dc)=VccIdc=Vcc(2/π)I(p)
 Po(ac)=VL2(rms)/RL=VL2(p)/(2RL)
 η=Po(ac)/Pi(dc)= (π/4)*(VL(p)/Vcc)*100%< 
π/4*100%=78.5%
Ch đ B – M ch đ y-kéoế ộ ạ ẩ
Ch đ B – M ch đ i x ng bùế ộ ạ ố ứ
Ch đ B – M ch đ i x ng bùế ộ ạ ố ứ
Ch đ B – M ch đ i x ng bùế ộ ạ ố ứ
Complementary-symmetry 
push-pull circuit
Quasi-complementary push-
pull circuit
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ ABế ộ
 T ng t m ch đ y-kéo ch đ B ươ ự ạ ẩ ế ộ
 M i transistor d n trong kho ng h n n a chu kỳỗ ẫ ả ơ ử
 Đ gi m nhi u xuyên m cể ả ễ ứ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Cế ộ
 Phân c c đ d n ít h n n a ự ể ẫ ơ ử
chu kỳ, ch d n c chu kỳ t i ỉ ẫ ả ạ
t n s c ng h ngầ ố ộ ưở
 S d ng trong m ch c ng ử ụ ạ ộ
h ng, trong thông tin vô ưở
tuy nế
 Hi u su t l n – typically 75-ệ ấ ớ
80%
 Th ng trong m ch yêu c u ườ ạ ầ
công su t không quá caoấ
Ch đ ho t đ ngế ộ ạ ộ
- Ch đ Dế ộ
 S d ng v i tín hi u xung – on trong kho ng ử ụ ớ ệ ả
th i gian ng n, và off trong kho ng th i gian ờ ắ ả ờ
dài
 S d ng trong m ch s , ho c tiviử ụ ạ ố ặ
Hi u su t r t cao – th ng trên 90%ệ ấ ấ ườ
Ch đ ho t đ ng ế ộ ạ ộ
- So sánh
A AB B C D
Chu kỳ ho t ạ
đ ngộ
3600 1800-3600 1800 <1800 Pulse
Hi u su tệ ấ <25% 
<50%
25(50%) 
-78.5%
<78.5% 75-80% Typ 
>90%
Ki n trúc t ng KĐCSế ầ
Lo i 3 t ng: ạ ầ
 T ng “Transconductance”: đi n ầ ệ
áp vào, dòng đi n raệ
 T ng “transimpedance”: dòng ầ
đi n vào, đi n áp ra, t ng ệ ệ ầ
khu ch đ i đi n ápế ạ ệ
 T ng ra: t ng đ m, h s ầ ầ ệ ệ ố
khu ch đ i đi n áp b ng 1ế ạ ệ ằ
Ki n trúc t ng KĐCSế ầ
Lo i 2 t ng ạ ầ
 T ng “transconductance” ầ
 T ng 2: k t h p t ng ầ ế ợ ầ
khu ch đ i đi n áp và đ m ế ạ ệ ệ
ra
KĐCS ghép bi n ápế
S  d ng bi n áp    u vào và ra: ử ụ ế ở đầ
N ng, c ng k nh,  t ti n và ặ ồ ề đắ ề
không tuy n tínhế
KĐCS ghép AC & DC
KĐCS ghép AC & DC
Ghép AC: 
 M t ngu n cung c pộ ồ ấ
 i n áp ra có Đ ệ
thành ph n m t ầ ộ
chi u (kho ng ½ m c ề ả ứ
ngu n cung c p)ồ ấ
 C n t  l n m c n i ầ ụ ớ ắ ố
ti p v i  u raế ớ đầ
Ghép DC: 
 Hai ngu n cung ồ
c p  i x ngấ đố ứ
 Tín hi u ra không ệ
có thành ph n m t ầ ộ
chi uề
 Không c n t  ra ầ ụ
ng n thành ph n ă ầ
m t chi uộ ề
KĐCS ghép AC & DC – So sánh
Ghép AC: 
 Không b  trôi ị
thành ph n m t ầ ộ
chi u trong tín ề
hi u raệ
 Không c n m ch ầ ạ
b o v  ch ng l i ả ệ ố ỗ
m t chi uộ ề
 Easily prevent 
turn­on thump
Ghép DC: 
 Không c n t  l n ầ ụ ớ
( t ti n)đắ ề
 Tránh  c nhi u đượ ễ
sinh ra do tụ
 No turn­on thump 
in principle 
Nhi uễ
Nguyên nhân: các linh ki n không hoàn toàn ệ
tuy n tínhế
Ghép xuyên
Use Fourier analysis
 Harmonics
 Fundamental frequency
Harmonic distortion
 %nth harmonic distortion=%Dn=|An|/|A1|*100
Bài t pậ
Chapter 16: 1, 3, 4, 5, 12, 16, 18, 23
Gi i thi uớ ệ
 T ng cu i, cung c p công su t ra t iầ ố ấ ấ ả
 D i công su t: 1W - 100Wả ấ
 Tham s quan tr ng:ố ọ
 Kh năng ch u công su tả ị ấ
 Hi u su t ệ ấ
 Nhi uễ
 T n nhi tả ệ
 Không ho t đ ng ch đ tuy n tínhạ ộ ở ế ộ ế
Ch đ ho t đ ng: A, B, AB, C, Dế ộ ạ ộ

File đính kèm:

  • pdfbai_giang_dien_tu_tuong_tu_i_phung_kieu_ha.pdf