Bài giảng Kỹ thuật vi điều khiển - Lập trình IO

Xung & Hoi 1
1. Giới thiệu
2. Sơ đồ khối và chân
3. Tổ chức bộ nhớ
4. Các thanh ghi chức năng đặc biệt
5. Dao động và hoạt động reset
6. Tập lệnh
7. Các mode định địa chỉ
8. Lập trình IO (IO Port Programming)
9. Tạo trễ
10.Lập trình Timer/Counter
11.Lập trình giao tiếp nối tiếp
12.Lập trình ngắt
13.Lập trình hợp ngữ
Xung & Hoi 2
Port 1 được ký hiệu P1
à Các chân: P1.0 - P1.7
Sử dụng P1 trong các ví dụ sau đây để chỉ ra hoạt động
của chúng
à P1 là cổng ra – output (ghi dữ liệu CPU ra các chân
bên ngoài)
à P1 là cổng vào – input (đọc dữ liệu từ các chân bên
ngoài vào CPU bus)
Port 1 (chân 1- 8)
8-1. Cổng 1 (Port 1)
Xung & Hoi 38051 IC
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.x 
P1.x 
TB1
TB2
Tải
Bus nội
8-2. Cấu trúc phần cứng của P1.x
Xung & Hoi 4
a. Bus nội: giao tiếp với CPU
b. Bộ chốt dữ liệu DFF: lưu trữ giá trị của chân. Khi
“Write to DFF” = 1: ghi dữ liệu vào DFF
c. Hai bộ đệm 3 trạng thái (tri-state buffers): 
- TB1: điều khiển bởi “Read pin”. Khi “Read pin” = 1: 
đọc giá trị tại chân ngoài
- TB2: điều khiển bởi “Read DFF”. Khi “Read DFF” = 
1: đọc giá trị từ DFF nội
d. Transistor M1
Xung & Hoi 5
0
1
0 1
1
1
Bộ đệm 3 trạng thái (Tri-state Buffer)
Output Input
Tri-state control 
(kích hoạt
mức cao)
0
Trở kháng cao
(hở mạch)
Xung & Hoi 6
8-3. Ghi ra cổng output
Vd:
MOV A, #55H
BACK: MOV P1, A
ACALL DELAY
CPL A
SJMP BACK
Xung & Hoi 7
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.x 
P1.x 
8051 IC
2. Chân ra là
Vcc1. ghi 1
1
0 output 1
TB1
TB2
8-3-1. Ghi “1” ra chân output P1.x
Bus nội
Tải
Xung & Hoi 8
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.x 
P1.X 
8051 IC
1. ghi 0 
0
1 output 0
TB1
TB2
Bus nội
8-3-2. Ghi “0” ra chân output P1.x
Tải 2. Chân ra
nối đất
Xung & Hoi 9
8-4. Đọc từ chân input & bộ chốt
Khi đọc chân, có hai khả năng sau:
ØĐọc trạng thái của chân input (bên ngoài)
MOV A,Px
JNB P2.1,Label
JB P2.1,Label
ØĐọc dữ liệu bộ chốt của chân output (bên trong)
ANL P1,A
ORL P1,A
INC P1
Đọc-Sửa đổi-Ghi
Xung & Hoi 10
8-4-1. Đọc từ chân input
Để P1 là input, P1 phải được lập trình bằng cách ghi “1”
vào tất cả các bit của P1
MOV P1,#0FFH ; P1=11111111B
; P1 là input
BACK: MOV A,P1
MOV P2,A 
SJMP BACK 
E tương tự cho P0, P2, P3
Xung & Hoi 11
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.x 
P1.x 
8051 IC
2. MOV A,P1 
Chân ngoài=“1”
1. ghi 1 
MOV P1,#0FFH
1
0
3. Read pin=1 
Read DFF=0 
Write to DFF=0
1
TB1
TB2
Bus nội
Tải
Đọc “1” tại chân input
Xung & Hoi 12
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.x 
P1.x 
8051 IC
2. MOV A,P1
Chân ngoài=“0”1. Ghi 1
MOV P1,#0FFH
1
0
3. Read pin=1 
Read DFF=0 
Write to DFF=0
0
TB1
TB2
Bus nội
Tải
Đọc “0” tại chân input
Xung & Hoi 13
Copy trạng thái chân
P2.4 vào CYMOV C,P2.4MOV C,PX.Y
Nhảy nếu P1.3 = 1JB P1.3,TARGETJB PX.Y,..
Nhảy nếu P2.1 = 0JNB P2.1,TARGETJNB PX.Y,..
Đọc P2 vào AMOV A,P2MOV A,PX
Mô tảVí dụLệnh
Các lệnh đọc chân input
Xung & Hoi 14
8-4-2. Đọc chân ouput tức đọc bộ chốt
MOV P1,#55H; P1=01010101
ORL P1,#0F0H; P1=11110101
Ø “Read DFF” kích hoạt TB2 và chuyển dữ liệu từ Q của
DFF vào CPU à đọc được P1.7 = 0
Ø CPU thực hiện OR dữ liệu này với bit 1 à được 1
Ø D của DFF bị thay đổi thành 1
Ø Ghi KQ ra chânà P1.7 = 1
Xung & Hoi 15
D Q
Clk Q
VccRead DFF
Read pin
Write to DFF M1
P1.7
P1.7 
8051 IC
4. P1.7 = 12. CPU tính (P1.7 OR 1 )
0
0
1. Read pin = 0
Read DFF = 1 
Write to DFF = 0 (ban đầu P1.7=0)
1
TB1
TB2
3. Ghi KQ vào DFF 
Read pin=0 
Read DFF=0 
Write to DFF=1
1
0
1
Bus nội
Tải
Đọc bộ chốt
Xung & Hoi 16
Đọc-Sửa đổi-Ghi
Đặc điểm này bao gồm 3 hành động trong 1 lệnh đơn:
1. CPU đọc bộ chốt
2. CPU thực hiện tính toánà sửa đổi bộ chốt
3. Ghi ra chân
Chú ý: 8 chân của Port làm việc độc lập nhau
Xung & Hoi 17
Ví dụLệnh
SETB P1.4SETB PX.Y
CLR P1.3CLR PX.Y
MOV P1.2,CMOV PX.Y,C
DJNZ P1,TARGETDJNZ PX, TARGET
INC P1INC 
CPL P1.2CPL 
JBC P1.1, TARGETJBC PX.Y, TARGET
XRL P1,AXRL
ORL P1,AORL
ANL P1,AANL
DEC P1DEC
Các lệnh có đặc điểm Đọc-Sửa đổi-Ghi
Xung & Hoi 18
Tóm lại
• 1 chân là output thì có thể ghi dữ liệu trực tiếp ra chân
• 1 chân là output thì đọc trạng thái của chân nghĩa là đọc
bộ chốt tương ứng của chân
• 1 chân là input thì set nó lên “1” trước khi thao tác
• 1 chân là input thì đọc trạng thái trực tiếp từ chân
Xung & Hoi 19
Câu hỏi gợi nhớ
Ø Cách ghi dữ liệu ra chân?
Ø Cách đọc dữ liệu từ chân?
üĐọc giá trị từ chân bên ngoài
•Tại sao phải set chân trước khi tiến hành đọc?
üĐọc giá trị từ bộ chốt
•Lệnh như thế nào gọi là có tính chất Đọc-Sửa đổi-Ghi?
Xung & Hoi 20
Bài toán 1: thao tác bit
Bài toán: 
1. Theo dõi bit P1.2 cho đến khi nhận được “1”
2. Khi nhận được “1”, ghi 45H ra P0
3. & gửi xung “High-to-Low” ra chân P2.3
Xung & Hoi 21
Giải đáp: 
SETB P1.2 ;P1.2 là input
MOV A,#45H ;A=45H
AGAIN: JNB P1.2,AGAIN ;lặp lại đến khi P1.2=1
MOV P0,A ;xuất A ra P0
SETB P2.3 ;P2.3 = “High”
CLR P2.3 ;P2.3 = “Low” for H-to-L
Trong đó：
1. JNB: jump if no bit (jump if P1.2 = 0)
2. Xung “H-to-L” được tạo bởi chuỗi lệnh SETB & CLR
Xung & Hoi 22
ACó ba cách để nháy các bit của Port 1 liên tục
• Cách 1: Gửi dữ liệu tới P1 qua thanh chứa A
BACK: MOV A,#55H ;A=01010101B 
MOV P1,A
ACALL DELAY
MOV A,#0AAH ;A=10101010B 
MOV P1,A 
ACALL DELAY
SJMP BACK
Bài toán 2: Ưu điểm khi sử dụng câu lệnh có đặc
điểm Đọc-Sửa đổi-Ghi
Xung & Hoi 23
• Cách 2: Xuất dữ liệu trực tiếp
BACK: MOV P1,#55H ;P1=01010101B 
ACALL DELAY
MOV P1,#0AAH ;P1=10101010B 
ACALL DELAY
SJMP BACK
• Cách 3: Dùng lệnh với đặc điểm Đọc-Sửa đổi-Ghi
MOV P1,#55H ;P1=01010101B 
AGAIN: XRL P1,#0FFH
ACALL DELAY
SJMP AGAIN
Xung & Hoi 24
8-5. Các cổng (port) còn lại
Ø P1, P2, P3 có điện trở tải nội
Ø P0 không có điện trở tải nội
Ø Phía người lập trình: không có sự khác biệt nào giữa các
cổng
Ø Tất cả các cổng là output và ở mức logic cao khi Reset
Xung & Hoi 25
Cấu trúc phần cứng P0.x
D Q
Clk Q
Read DFF
Read pin
Write to DFF M1
P0.X 
P1.X 
TB1
TB2
Bus nội
Xung & Hoi 26
Port 0
Khi P0 được dùng để xuất hay nhập dữ liệu, phải có các điện trở
kéo lên bên ngoài (10K hoặc 4,7K)
Và với các điện trở kéo lên bên ngoài này, khi reset hay khi
bật nguồn, P0 mặc định là output.
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
8051
Vcc
10 K
Port 
0
Xung & Hoi 27
• Khi nối 8051 tới bộ nhớ ngoài thì nó sử dụng các port 
để gửi địa chỉ và đọc các lệnh
– 8051 có khả năng truy xuất 64K bytes bộ nhớ ngoài
– Địa chỉ 16-bit: P0 cung cấp các đường địa chỉ A0-A7, P2 
cung cấp A8-A15
– Đồng thời, P0 cung cấp các đường dữ liệu D0-D7
• Khi P0 được sử dụng đa hợp địa chỉ/dữ liệu, nó được
kết nối tới 74LS373 để chốt địa chỉ
– Khi này không cần các điện trở kéo lên bên ngoài
8-6. Vai trò kép của P0
Xung & Hoi 28
8-6-1. Bộ chốt 74LS373
8051
PORT2
ALE
PORT0
PSEN
ADDRESS
LATCH
ROM(S)
ADDRESS 
INPUTS
DATA 
OUTPUTS
OE
A15 - A8
A7 - A0
D7 - D0
AD7 - AD0
Chân ALE được dùng để giải đa hợp (de-multiplexing) địa chỉ
và dữ liệu bằng cách nối tới chân G của bộ chốt 74LS373 
Khi ALE=0, P0 cung cấp dữ liệu D0-D7
Khi ALE=1, P0 cung cấp địa chỉ A0-A7
Xung & Hoi 29
D
74LS373ALE
P0.0 
P0.7
PSEN
A0 
A7
D0 
D7
P2.0 
P2.7
A8 
A15
OE
EA
G
8051 ROM
Xung & Hoi 30
State 1 State 2 State 3 State 4 State 5 State 6 State 1 State 2
XTAL2
ALE
_____
PSEN
P0
P2
Data
sampled
PCL out PCL out
Data
sampled
PCL out
Data
sampled
PCH out PCH out
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
Xung & Hoi 31
D
74LS373ALE
P0.0 
P0.7
PSEN
A0 
A7
D0 
D7
P2.0 
P2.7
A8 
A12
OE
/EA
G
8051 ROM
Address
2. 74373 chốt địa
chỉ & gửi tới ROM
1. Gửi địa chỉ
tới ROM
8-6-2. Đọc ROM ngoài (1/2)
Xung & Hoi 32ROM
D
74LS373ALE
P0.0 
P0.7
PSEN
A0 
A7
D0 
D7
P2.0 
P2.7
A8 
A12
OE
/EA
G
8051
Address
2. 74373 chốt địa
chỉ & gửi tới ROM
3. ROM gửi lệnh
trở lại
Đọc ROM ngoài (2/2)
Xung & Hoi 33
8-6-3. Đọc ghi RAM ngoài
8051
PORT 2
ALE
PORT 0
WR
RD
RAM(S) or 
I/O
CE
DATA 
OUTPUTS
ADDRESS 
INPUTS
R/W
OE
ADDRESS 
LATCH
DECODE
Không gian tối đa 64KB. Truy xuất địa chỉ gián tiếp qua 2 
thang ghi R0 và R1, con trỏ dữ liệu.
Xung & Hoi 34
• Port 3 không cần các điện trở kéo lên bên ngoài
• Mặc dầu Port 3 cũng được cấu hình như ouput khi reset nhưng
nó thường dùng cho các chức năng riêng nêu dưới đây
8-7. Port 3
17RDP3.7
16WRP3.6
15T1P3.5
14T0P3.4
13INT1P3.3
12INT0P3.2
11TxDP3.1
10RxDP3.0
PinFunctionP3 Bit
Xung & Hoi 35