Giáo trình Hệ thống cơ điện tử 2 - Chương 1: Điều khiển Logic - Trần Xuân Tùy

a có phương trình logic aL = 
Phần tử NOT được biểu diễn: khi ấn nút a, rơle c mất điện ⇒ bóng đèn L tắt; ngược lại 
khi nhả nút a, rơle c có điện ⇒ bóng đèn L sáng. 
 Bảng chân lý Ký hiệu 
a L 
 0 1 
1 0 
1.2.2. Phần tử AND (Và) 
Phương trình logic L = a.b 
Phần tử AND (và) được biểi diễn: khi ấn nút a đồng thời ấn nút b, rơle c có điện ⇒ 
bóng đèn L sáng. 
 Bảng chấn lý Ký hiệu 
a b L 
 0 0 0 
0 1 0 
1 0 0 
1 1 1 
1.2.3. Phần tử logic NAND (Và - Không) 
Phương trình logic bab.aL +== 
Phần tử logic NAND được biểu diễn: khi ấn nút a đồng thời ấn nút b, rơle c mất điện 
⇒ bóng đèn L tắt. 
Theo tc EU Theo tc USA 
1
a L L a
a c
c L
b 
Sơ đồ tín hiệu 
0
0
1
b
a tín hiệu vào 
0
1L tín hiệu ra 
tín hiệu vào 
1
a c
c L
0
1
0
1
L
a
Sơ đồ tín hiệu 
tín hiệu vào 
tín hiệu ra 
Theo tc EU Theo tc USA 
&
a
b
a
b
L L 
 6
 Bảng chân lý Ký hiệu 
a b L 
 0 0 1 
0 1 1 
1 0 1 
1 1 0 
1.2.4. Phần tử logic OR (Hoặc) 
Phương trình logic L = a + b 
Phần tử hoặc được biểu diễn: khi ấn nút a hoặc b, rơle c có điện ⇒ bóng đèn L sáng. 
Bảng chân lý Ký hiệu 
a b L 
 0 0 0 
0 1 1 
1 0 1 
1 1 1 
1.2.5. Phần tử logic NOR (Hoặc - Không) 
Phương trình logic b.abaL =+= 
a c
c L
b 
Sơ đồ tín hiệu 
0
0
1
b
a tín hiệu vào 
0
1L tín hiệu ra 
tín hiệu vào 
1
Theo tc EU Theo tc USA 
&
a
b
a
b
L L 
c
c L
a 
b 
Sơ đồ tín hiệu 
0
0
1
b
a tín hiệu vào 
0
1L tín hiệu ra 
tín hiệu vào 
1
Theo tc EU Theo tc USA 
≥1
a
b
L
a
b
L 
 7
Phần tử logic NOR được biểu diễn: khi một trong 2 nút ấn a hoặc b được thực hiện, thì 
đèn L tắt. Đèn L sang khi không có tín hiệu nào thực hiện. 
Bảng chân lý Ký hiệu 
a b L 
 0 0 1 
0 1 0 
1 0 0 
1 1 0 
1.2.6. Phần tử logic XOR (EXC - OR) 
Phương trình logic b.ab.aL += 
Phần tử logic XOR được biểu diễn: khi ấn nút a hoặc b, rơle c1 hoặc c2 có điện ⇒ đèn 
L sáng; khi ấn cả 2 nút đồng thời ⇒ đèn L tắt. 
Bảng chân lý Ký hiệu 
a b L 
 0 0 0 
0 1 1 
1 0 1 
1 1 0 
1.2.7. Phần tử logic OR/NOR 
Phương trình logic: L1 = a + b; b.abaL2 =+= 
a c
c L
b 
Sơ đồ tín hiệu 
0
0
1
b
a tín hiệu vào 
0
1L tín hiệu ra 
tín hiệu vào 
1
Theo tc EU Theo tc USA 
≥1
a
b L L 
a
b 
Theo tc EU Theo tc USA 
=1
a
b
L a
b
L
Sơ đồ tín hiệu 
0
0
1
b
a tín hiệu vào 
0
1L tín hiệu ra 
tín hiệu vào 
1
a c1
 c2
c1 L
c2 
c2 
c1 
 8
Phần tử OR/NOR có hai tín hiệu ra L1, L2 được biểu diễn: khi chưa ấn nút a hoặc b, 
rơle c chưa có điện ⇒ bóng đèn L1 tắt, L2 sáng; khi ấn nút a hoặc b, rơle c có điện ⇒ 
bóng đèn L1 sáng, L2 tắt. 
Bảng chân lý Ký hiệu 
a b L1 L2 
 0 0 0 1 
0 1 1 0 
1 0 1 0 
1 1 1 0 
1.2.8. Phần tử logic AND - NAND 
Phương trình logic: L1 = a.b; bab.aL2 +== 
Phần tử logic AND - NAND có hai tín hiệu ra L1, L2 và được biểu diễn: khi chưa tác 
động nút ấn a và b ⇒ L1 tắt, L2 sáng; khi ấn a đồng thời ấn b, rơle c có điện ⇒ S1 
sáng, L2 tắt. 
Bảng chân lý 
a b L1 L2 
 0 0 0 1 
0 1 0 1 
1 0 0 1 
1 1 1 0 
c
c 
L1
a 
b 
c 
L2
0
0
1
b
a tín hiệu vào 
1L1 tín hiệu ra 
tín hiệu vào 
1
Sơ đồ tín hiệu 
0
1L2 tín hiệu ra 
0
Theo tc EU
≥1
a
b
L1
L2
c
c 
L1
a b 
c 
L2
0
0
1
b
a tín hiệu vào 
1L1 tín hiệu ra 
tín hiệu vào 
1
Sơ đồ tín hiệu 
0
1L2 tín hiệu ra 
0
Theo tc EU
&
a
b
L1
L2
Ký hiệu 
 9
1.3. LÝ THUYẾT ĐẠI SỐ BOOLE 
Trong kỹ thuật điều khiển, giá trị của các tín hiệu vào và tín hiệu ra được viết dưới 
dạng biến số của đại số Boole. 
1.3.1. Các quy tắc cơ bản của đại số Boole 
(ta có thể quy ước để thuận tiện việc tính toán: trong lý thuyết đại số Boole phần tử 
logic AND là "."hoặc ""∧ ; phần tử logic OR là ""+ hoặc ""∨ ) 
Phép toán liên kết AND (và): L = a.b.c (hoặc có thể viết cbaL ∧∧= ) 
Cụ thể: 
( )
( )
( )
( )
( )
( )000000.0.0
011001.1.0
010101.0.1
001100.1.1
000100.0.1
111111.1.1
=∧∧=
=∧∧=
=∧∧=
=∧∧=
=∧∧=
=∧∧=
Phép toán liên kết OR (hoặc): L = a +b +c (hoặc có thể viết cbaL ∨∨= ) 
Cụ thể: 
( )
( )
( )
( )
( )
( )00000000
11011101
11101110
10111011
10011001
11111111
=∨∨=++
=∨∨=++
=∨∨=++
=∨∨=++
=∨∨=++
=∨∨=++
Phép toán liên kết NOT (phủ định): aS = 
Cụ thể: 
01
10
=
= 
a. Quy tắc hoán vị: Các toán tử a và b có thể hoán vị cho nhau 
( )
( )abbaSabbaL
abbaSa.bb.aL
2
1
∨=∨=+=+=
∧=∧===
Ta có thể biểu diễn như ở bảng dưới: 
a.b = b.a a + b = b + a 
Sơ đồ mạch điện Sơ đồ logic Sơ đồ mạch điện Sơ đồ logic 
a b 
b a 
Theo tc EU 
& 
a 
b 
L
Theo tc USA 
a
b
L
Theo tc EU 
& 
b 
a 
L
Theo tc USA 
b
a
L
a
b
b
a
Theo tc EU 
≥1 
a
b
L 
Theo tc USA 
a 
b 
L
Theo tc EU 
≥1 
b
a
L 
Theo tc USA 
b 
a 
L
 10
b. Quy tắc kết hợp: 
( ) ( ) ( ) ( ){ }
( ) ( ) ( ) ( ){ }cbacbacbaLcbacbacbaL
cbacbacbaLc.b.ac.b.ac.b.aL
2
1
∨∨=∨∨=∨∨=++=++=++=
∧∧=∧∧=∧∧====
Ta có thể biểu diễn như ở bảng dưới: 
(a.b).c = a.(b.c) (a + b) + c = a + (b + c) 
Sơ đồ mạch điện Sơ đồ logic Sơ đồ mạch điện Sơ đồ logic 
c. Quy tắc phân phối: Phép toán liên kết AND, OR và NOT được kết hợp với nhau 
L1 = (a.b) + (c.d) = (a + c).(a + d).(b + c).(b + d) 
L2 = (a + b).(c + d) = (a.c) + (a.d) + (b.c) + (b.d) 
L3 = a.(b + c) = (a.b) + (a.c) 
 L4 = a + (b.c) = (a + b).(a + c) 
Ta có thể biểu diễn sơ đồ mạch điện và sơ đồ logic như sau (chỉ biểu diễn S3, S4): 
L3 = a.(b + c) = (a.b) + (a.c) 
L3 = a.(b + c) 
Sơ đồ mạch điện Sơ đồ logic 
a b c b.c L3 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 1 0 
1 0 0 0 0 
1 0 1 1 1 
1 1 0 1 1 
1 1 1 1 1 
a b c 
a b c 
& 
a 
b L
c 
&
& 
a 
b L
c 
&
a
b
c
≥1 
a 
b 
L
c 
≥1
b
c
a
≥1 
a 
b 
L
c 
≥1
a b 
c ≥1
a
b L3 
c
&
 11
L3 = (a.b) + (a.c) 
 Sơ đồ mạch điện Sơ đồ mạch logic 
 L4 = a + (b.c) = (a + b).(a + c) 
 L4 = (a + b).(a + c) 
a b c a.b a.c L3 
0 0 0 0 0 0 
0 0 1 0 0 0 
0 1 0 0 0 0 
0 1 1 0 0 0 
1 0 0 0 0 0 
1 0 1 0 1 1 
1 1 0 1 0 1 
1 1 1 1 1 1 
a b c a+b a+c L4 
0 0 0 0 0 0 
0 0 1 0 1 0 
0 1 0 1 0 0 
0 1 1 1 1 1 
1 0 0 1 1 1 
1 0 1 1 1 1 
1 1 0 1 1 1 
1 1 1 1 1 1 
a b 
a c 
a
b L3 
&c
≥1
&
a
b L4 
≥1c
&
≥1
a a 
b c 
 12
L4 = a + (b.c) 
d. Quy tắc nghịch đảo (quy tắc Morgan) 
Phép toán liên kết AND được chuyển đổi thành phép toán liên kết OR bằng phép toán 
phủ định NOT và phép toán liên kết OR được chuyển đổi thành phép toán liên kết 
AND bằng phép toán phủ định NOT: 
cbac.b.a;bab.a ++=+= 
a b c b.c L4 
0 0 0 0 0 
0 0 1 0 0 
0 1 0 0 0 
0 1 1 1 1 
1 0 0 0 1 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
a b a b a.b b.a ba + 
0 0 1 1 0 1 1 
0 1 1 0 0 1 1 
1 0 0 1 0 1 1 
1 1 0 0 1 0 0 
a 
b c &
a
b L4 
c
≥1
1
1
≥1 
a
b
&
a
b
 13
c.b.acba;b.aba =++=+ 
e. Quy tắc hấp thụ 
a + (a.b) = a 
a.(a + b) = a 
f. Quy tắc bù 
 ( ) bab.aa +=+ 
a b a b a+b ba + b.a 
0 0 1 1 0 1 1 
0 1 1 0 1 0 0 
1 0 0 1 1 0 0 
1 1 0 0 1 0 0 
a b a.b a+(a.b)
0 0 0 0 
0 1 0 0 
1 0 0 1 
1 1 1 1 
a b a + b a.(a+b)
0 0 0 0 
0 1 1 0 
1 0 1 1 
1 1 1 1 
a b b.a b.aa + a+b 
0 0 0 0 0 
0 1 1 0 1 
1 0 1 1 1 
1 1 1 1 1 
1
1
& 
a
b
≥1
a
b
a 
a b 
a 
a c 
a
b
a 
b 
a 
 14
( ) b.aba.a =+ 
g. Quy tắc đơn giản các liên kết 
1.3.2. Ví dụ minh hoạ đại số Boole 
Ví dụ 1: Từ phương trình logic sau đây ( ) ( )d.c.b.ad.c.b.aL += 
Hãy thiết kế sơ đồ mạch logic, sao cho số phần tử logic ít nhất và sử dụng số 
phần tử logic đơn giản với số cổng vào càng ít càng tốt. 
Từ phương trình logic S, ta có thể thiết kế được sơ đồ mạch logic như sau: 
Hình1.6. Sơ đồ logic 
Sơ đồ logic trên bao gồm: 4 phần tử NOT: d,c,b,a 
 2 phần tử AND với 4 cổng vào 
 1 phần tử OR với 2 cổng vào 
 ⇒ ta có 7 phần tử 
Theo quy tắc Morgan, ta biến đổi như sau: 
dcbad.c.b.a +++= 
Và ( )dc.b.ad.c.b.a += 
a b ba + ( )ba.a + a.b 
0 0 1 0 0 
0 1 1 0 0 
1 0 0 0 0 
1 1 1 1 1 
a 
b 
a 
a b 
a 0 
0.a = 0 
a1 
1.a = a
a
a.a = a
a
a
a.a = 0 
a
0+a = 0 
a 
0 
1+a = 1
a 
1 
a+a = a 
a
a
1aa =+ 
a
a
1 1 1 1
&
&
≥1 L 
a b c d
 15
Ta có: ( ) [ ]( )dc.b.adcbaL +++++= 
Hình1.7. Sơ đồ logic 
Sơ đồ mạch logic sau khi biến đổi gồm 5 phần tử: 
 1 phần tử NOT 
 1 phần tử NOR với 4 cổng vào 
 1 phần tử OR với 2 cổng vào 
 1 phân tử NOR với 2 cổng vào 
 1 phần tử AND với 3 cổng vào 
 ⇒ Như vậy sau khi biến đổi thì số phần tử sẽ ít hơn. 
Ví dụ 2: Hãy đơn giản mạch điều khiển có phương trình logic sau đây: 
 ( ) ( )b.ab.aL += 
Từ phương trình trên, ta có sơ đồ logic và bảng chân lý sau: 
Hình1.8. Sơ đồ logic và bảng chân lý 
Theo quy tắc phân phối, ta biến đổi như sau: ( ) ( ) ( )( ) ( )( )bb.ab.ba.aab.ab.aL ++++=+= 
Theo quy tắc đơn giản liên kết, ta có: ( ) 1aa =+ và ( ) 1bb =+ 
Như vậy phương trình được viết lại như sau: 
( ) ( )ab.baL ++= 
a b L 
0 0 0 
0 1 1 
1 0 1 
1 1 0 
1
≥1
&
≥1 L
a b c d
≥1
1 1 
&
&
≥1 L
a b 
 16
Theo quy tắc Morgan: ( ) a.bab =+ 
⇒ Phương trình logic đơn giản: ( )( )a.b.baL += 
Ta có sơ đồ mạch logic đơn giản với 3 phần tử: 
Hình1.9. Sơ đồ logic và bảng chân lý 
1.4. BIỂU ĐỒ KARNAUGH 
 Để đơn giản mạch logic hay mạch công tác bằng quy tắc đại số Boole thì khá phức 
tạp. Vào năm 1953 nhà toán học Karnaugh (người Anh) đã phát triển một phương 
pháp giải bằng biểu diễn đồ thị, gọi là biểu đồ Karnaugh. Nhờ phương pháp biểu đồ 
Karnaugh mà ta có thể sử dụng ít quy tắc để đơn giản những phương trình logic phức 
tạp với nhiều biến. 
 Biểu đồ Karnaugh bao gồm nhiều khối và biểu diễn tất cả khả năng dạng phép hội 
tụ toàn phần. Dạng phép hội tụ toàn phần là phép toán liên kết AND, bao gồm tất cả 
các biến và phủ định của biến. 
1.4.1. Biểu đồ Karnaugh với 2 biến 
Các khối của dòng thứ nhất (1 và 2) gồm phủ định của biến a, khối của dòng thứ 2 (3 
và 4) biến a. 
Tương tự khối của cột thứ nhất (1 và 3) bao gồm phủ định của biến b, khối của cột thứ 
2 (2 và 4) bao gồm biến b. 
Ví dụ: Có phương trình logic với 2 biến sau: 
 ( ) ( )b.ab.aL += 
a b L 
0 0 0 
0 1 1 
1 0 1 
1 1 0 
a b L 
0 0 0 
0 1 1 
1 0 0 
1 1 1 
& 
&
≥1 
L
b a 
b b
a 
a 
a . b 
a. b a.b 
a .b 
1 2 
3 4 
00 
10 11 
01 
 17
Điều kiện để phương trình trên có tín hiệu “1” ở cổng ra L là khối 2 và 4. Với 2 biến ta 
có 22 = 4 dạng phép hội toàn phần. Khối 2 và 4 được gạch chéo. 
Trong biểu đồ Karnaugh là 2 dạng phép hội toàn phần có trong phương trình nằm kế 
cận nhau (cột 2). Hai dạng phép hội toàn phần kế cận nhau có tính chất là một trong 
hai biến có giá trị thay đổi, thì biến thứ 2 không thay đổi. Như ở trên, biến có giá trị 
thay đổi là b ⇒ ta biến đổi phương trình trên như sau: 
( )
LbS1.b
1aa
Laa.b
=⇒=
=+
=+
Ta thấy thoả mãn phương trình logic trên, do đó chỉ cần tín hiệu b. 
Trong biểu đồ Karnaugh có 2 dạng phép hội toàn phần nằm kế cận nhau, thì lúc nào ta 
cũng có thể đơn giản được. (Nằm kế cận nhau có nghĩa là trong cùng một dòng hoặc 
trong cùng một cột) 
1.4.2. Biểu đồ Karnaugh với 3 biến 
Với 3 biến ta có 23 = 8 dạng phép hội toàn phần nằm trong 8 vùng (được ký hiệu vùng 
1 đến vùng 8) và được biểu diễn trên biểu đồ Karnaugh sau: 
Dòng thứ 1 gồm: c,c,b,a 
Dòng thứ 2 gồm: c,c,b,a 
Dòng thứ 3 gồm: c,c,b,a 
Dòng thứ 4 gồm: c,c,b,a 
Cột thứ 1 gồm: a và b,a và c,b 
c c
a 
a . b . c 
a .b. c a .b.c 
a . b .c 
1 2 
3 4 
000 
010 011 
001 
a 
a.b. c 
a. b . c a. b .c 
a.b.c 
5 6 
7 8 
110 
100 101 
111 
a 
a 
b
b 
b 
b
 18
Cột thứ 2 gồm: a và b,a và c,b 
Ví dụ: ta có phương trình logic với 3 biến sau: 
 ( ) ( ) ( ) ( )c.b.ac.b.ac.b.ac.b.aL +++= 
Theo biểu đồ Karnaugh, ta có phương trình logic trên với 4 khối được gạch chéo tương 
ứng. 
Phương trình logic trên gồn có: 3 phần tử NOT 
 4 phần tử AND với 3 cổng ra 
 1 phần tử OR với 4 cổng vào 
Sơ đồ mạch logic và bảng chân lý của phương trình trên là: 
Hình1.10. Sơ đồ mạch logic và bảng chân lý 
Ta sử dụng biểu đồ Karnaugh để đơn giản sơ đồ mạch logic trên: 
Trong biểu đồ có 2 miền lân cận, đó là: 
Miền thứ 1 gồm khối 3 ( )c.b.a và 5 ( )c.b.a 
Miền thứ 2 gồm khối 6 ( )c.b.a và 8 ( )c.b.a 
∗ Miền thứ 1: khối 3 và 5 ta có: 
 ( ) ( )c.b.ac.b.aL += 
Hay ( )( )aa.c.bL += 
với ( ) c.bL1aa =⇒=+ 
∗ Miền thứ 2: khối 6 và 8 ta có: 
( ) ( )c.b.ac.b.aL += 
Hay ( )( )bb.c.aL += với 1bb =+ 
 ⇒ L = a.c 
Vậy phương trình logic được đơn giản bằng biểu đồ Karnaugh là: 
a b c L 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 0 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 1 
1 1 1 
&
≥1 L
a b c 
&
&
&
 19
 ( ) ( )c.ac.bL += 
Và sơ đồ logic lúc này sẽ là: 
Hình 1.11. Sơ đồ logic và bảng chân lý 
Sơ đồ này chỉ còn lại 4 phần tử (đơn giản hơn rất nhiều so với sơ đồ ban đầu). 
1.4.3. Biểu đồ Karnaugh với 4 biến 
Với 4 biến ta có 24 = 16 dạng phép hội toàn phần nằm trong 16 khối. Thiết lập biểu đồ 
Karnaugh với 4 biến cũng tương tự như biểu đồ 3 biến, tuy nhiên số khối tăng gấp đôi. 
Biểu đồ Karnaugh được lập như sau: 
a b c L 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 0 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 1 
1 
&
&
≥1 L
a c b 
c 
a 
1 2 
5 6 
0000 
a 
9 10 
13 14 
a 
a 
c
3 
7 
11 
15 
c
4 
8 
12 
16 
0001 0011 0010 
c
b 
b 
b 
b 
d ddd
0100 
1100 
1000 1001 1011 1010 
1101 1111 1110 
0101 0111 0110 
 20
Ví dụ 1: đơn giản phương trình logic sau bằng biểu đồ Karnaugh: ( ) ( ) ( ) ( ) ( ) ( ) ( )d.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.aL ++++++= 
Sơ đồ mạch logic của phương trình logic trên là: 
Hình 1.12. Sơ đồ logic 
Sơ đồ này gồm: 7 phần tử AND với 4 cổng vào 
 4 phần tử NOT 
 1 phần tử OR với 7 cổng vào 
 ⇒ 12 phần tử 
Bây giờ ta đơn giản mạch logic trên bằng biểu đồ Karnaugh. Theo phương trình logic 
trên, ta đánh dấu các khối tương ứng và chia ra thành các miền (có 3 miền được chia). 
Miền thứ 1 gồm: khối 5, 6, 7 và 8 
Miền thứ 2 gồm: khối 6, 7, 10 và 11 
Miền thứ 3 gồm: khối 11 và 15 
∗ Miền thứ 1: khối 5, 6, 7 và 8 
 ( ) ( ) ( ) ( )d.c.b.ad.c.b.ad.c.b.ad.c.b.a +++ 
Ta chia miền thứ nhất thành 2 miền nhỏ: A + B 
Trong đó: 
+/ Miền nhỏ A gồm khối 5 và 6, ta có: ( ) ( ) ( )( )dd.c.b.ad.c.b.ad.c.b.aA +=+= mà 1dd =+ 
Vậy sau khi đơn giản miền nhỏ A, ta được: 
1 1
&
≥1 L 
1 
b c d
1 
a 
&
&
&
&
&
&
 21
( )c.b.aA = 
+/ Miền nhỏ B gồm khối 7 và 8, ta có: ( ) ( ) ( )( )dd.c.b.ad.c.b.ad.c.b.aB +=+= mà 1dd =+ 
Vậy sau khi đơn giản miền nhỏ B, ta được: ( )c.b.aB = 
Như vậy miền thứ 1 được viết lại là: ( ) ( )c.b.ac.b.aBA +=+ 
Theo quy tắc phân bố, ta viết lại như sau: ( ) ( ) ( )( )cc.b.ac.b.ac.b.a +=+ mà 1cc =+ 
⇒ Miền thứ 1 được viết đơn giản thành: ( )b.a 
∗ Miền 2: khối 6, 7, 10 và 11 ( ) ( ) ( ) ( )d.c.b.ad.c.b.ad.c.b.ad.c.b.a +++ 
Tương tự ta cũng chia miền 2 thành 2 miền nhỏ: C + D 
Trong đó: 
+/ Miền nhỏ C gồm khối 6 và 7, ta có: ( ) ( ) ( )( )cc.d.b.ad.c.b.ad.c.b.aC +=+= mà 1cc =+ 
 ⇒ ( )d.b.aC = 
+/ Miền nhỏ D gồm khối 10 và 11, ta có ( ) ( ) ( ) ( )
( )d.b.aD
cc.d.b.ad.c.b.ad.c.b.aD
=⇒
+=+= 
Như vậy miền thứ 2 được viết lại là: C + D = ( ) ( ) ( )( )aa.d.bd.b.ad.b.a +=+ 
⇒ Miền thứ 2 được đơn giản thành: (b.d) 
∗ Miền thứ 3: gồm khối 11 và 15, ta có: 
 ( ) ( ) ( ) ( )bb.d.c.ad.c.b.ad.c.b.a +=+ 
Như vậy miền 3 sau khi đơn giản là: (a.c.d) 
Vậy phương trình logic sau khi đơn giản bằng biểu đồ Karnaugh được viết lại là: 
 ( ) ( ) ( )d.c.ad.bb.aL ++= 
Ta có sơ đồ mạch logic sau khi đơn giản bằng biểu đồ Karnaugh là: 
1 
&
& ≥1 L
b a d
&
c
 22
 Sơ đồ này còn 5 phần tử (nhờ biểu đồ Karnaugh giảm được 7 phần tử). 
Ví dụ 2: đơn giản phương trình logic bằng biểu đồ Karnaugh: ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )d.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.ad.c.b.aL +++++++= 
Ta có sơ đồ mạch logic như sau: 
Hình 1.13. Sơ đồ logic 
Sơ đồ mạch logic này gồm: 4 phần tử NOT 
 8 phần tử AND với 4 cổng vào 
 1 phần tử OR với 8 cổng vào 
 ⇒ 13 phần tử. 
Ta có biểu đồ Karnaugh của phương trình trên là: 
1 1
&
≥1 L 
1 
b c d
1 
a 
&
&
&
&
&
&
&
c 
a
1 2
5 6
0000 
a
9 10
13 14
a
a
c
3
7
11
15
c
4
8
12
16
0001 0011 0010 
c
b
b
b
b
d d dd
0100 
1100 
1000 1001 1011 1010 
1101 1111 1110 
0101 0111 0110 
16 13
 23
Khi biểu đồ Karnaugh được cuộn lại thành dạng hình trụ thẳng đứng, thì khối 13 và 
khối 16 sẽ là những khối nằm lân cận nhau. 
Theo biểu đồ ta có 4 miền lân cận, đó là: 
Miền thứ 1: khối 1 và 2 
Miền thứ 2: khối 6 và 7 
Miền thứ 3: khối 11 và 12 
Miền thứ 4: khối 13 và 16 
∗ Miền thứ 1: khối 1 và 2, ta có: ( ) ( ) ( )( ) ( )c.b.add.c.b.ad.c.b.ad.c.b.a =+=+ 
Sau khi đơn giản miền 1, ta có: ( )c.b.a 
∗ Miền thứ 2: khối 6 và 7 ( ) ( ) ( )( ) ( )d.b.acc.d.b.ad.c.b.ad.c.b.a =+=+ 
Sau khi đơn giản miền 2, ta có: ( )d.b.a 
∗ Miền thứ 3: khối 11 và 12 
( ) ( ) ( ) ( ) ( )c.b.add.c.b.ad.c.b.ad.c.b.a =+=+ 
Sau khi đơn giản miền 3, ta có: (a.b.c) 
∗ Miền thứ 4: khối 12 và 16 ( ) ( ) ( )( ) ( )d.b.acc.d.b.ad.c.b.ad.c.b.a =+=+ 
Sau khi đơn giản miền 4, ta có: ( )d.b.a 
Vậy phương trình logic sau khi đơn giản bằng biểu đồ Karnaugh là: ( ) ( ) ( ) ( )d.b.ac.b.ad.b.ac.b.aL +++= 
Sơ đồ mạch logic của phương trình sau khi đơn giản là: 
Hình 1.14. Sơ đồ logic 
Sau khi đơn giản còn lại 9 phần tử, ta có thể tiếp tục đơn giản bằng quy tắc Morgan: 
1 1 1
&
≥1 L 
b c d
&
&
&
1 
a
 24
( ) ( ) ( ) ( )d.b.ac.b.ad.b.ac.b.aL +++= 
Ta có: ( ) ( )cbac.b.a ++= 
 ( ) ( )db.ad.b.a += 
⇒ ( ) ( ) ( ) ( )[ ]db.ac.b.ad.b.acbaL ++++++= (đây là kết quả cuối cùng) 
Sơ đồ mạch logic là: 
Hình 1.15. Sơ đồ logic 
Sơ đồ này còn lại 7 phần tử: 1 phần tử NOT 
 3 phần tử AND 
 2 phần tử NOR 
 1 phần tử OR với 4 cổng vào. 
Ví dụ 3: trang 151 (điều khiển khí nén của Nguyễn Ngọc Phương) 
1.5. PHẦN TỬ NHỚ 
Các phần tử đã được trình bày có đặc điểm là tín hiệu ra trong mômen thời gian phụ 
thuộc vào tín hiệu vào, điều đó có nghĩa là khi tín hiệu vào mất, thì tín hiệu ra cũng 
mất. Trong thực tế tín hiệu thường là dạng xung, khi tín hiệu tác động vào là dạng 
xung, tín hiệu ra thường là tín hiệu duy trì. Như vậy cần phải có phần tử duy trì tín 
hiệu. 
Ví dụ: trong kỹ thuật điện, ta gọi là tự duy trì 
Khi ấn nút b, dòng điện đi qua rơle K làm tiếp điểm K được đóng lại ⇒ có dòng điện 
qua cuộn dây. Như vậy dòng điện trong mạch vẫn duy trì, mặc dù nút ấn b nhả ra. 
1 
&
≥1 L
a db c
≥1
&
≥1 &
24V 0V
b a K
K
K SOL
 25
Dòng điện duy trì cho đến lúc nào ấn nút a. Thời gian tự duy trì dòng điện trong mạch, 
là khả năng nhớ của mạch điện. Trong kỹ thuật điều khiển gọi là phần tử nhớ Flipflop. 
Phần tử Flipflop có 2 cổng vào, cổng thứ nhất ký hiệu S (SET) và cổng thứ 2 ký hiệu 
R (RESET), như vậy phần tử Flipflop cũng có thể gọi cách khác là phần tử RS-
Flipflop. 
1.5.1. Phần tử RS - Flipflop 
a. Phần tử RS - Flipflop có RESET trội hơn: 
Hình 1.16. Phần tử nhớ (mạch điện tự duy trì và phần tử RS – Flipflop có RESET trội hơn) 
Nếu cổng SET (b) có giá trị “1”, thì tín hiệu ra L có giá trị “1” và được nhớ (mặc dù 
ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (a) có giá trị “1”, 
thì phần tử Flipflop sẽ quay trở về vị trí ban đầu. Khi cổng SET và cổng RESET có 
cùng giá trị “1”, thì L có giá trị “0”. 
Ta có bảng giá trị của phần tử RS - Flipflop như sau: 
b. Phần tử RS - Flipflop có SET trội hơn: 
Hình Phần tử nhớ (mạch điện tự duy trì và phần tử RS – Flipflop có SET trội hơn) 
 Nếu cổng SET (b) có giá trị “1”, thì tín hiệu ra L có giá trị “1” và được nhớ (mặc 
dù ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (a) có giá trị “1”, 
thì phần tử Flipflop sẽ quay trở về vị trí ban đầu. Khi cổng SET và cổng RESET có 
cùng giá trị “1”, thì L có giá trị “1”. 
a b L 
0 0 Không thay đổi 
0 1 1 
1 0 0 
1 1 0 
b a K
K &≥1 L a
b
S
R
0 
0 
1 
b 
a 
0 
1 L tín hiệu ra 
tín hiệu vào 
1 
tín hiệu vào 
b 
a 
K
K 
& ≥1 L a
b
R
S
 26
Ta có bảng giá trị của phần tử RS - Flipflop như sau: 
Phần tử RS - Flipflop với 2 phần tử NOR có 2 cổng ra Q và Q , được biểu diễn như 
sau: 
Hình1.17. Phần tử RS – Flipflop với 2 cổng ra Q và Q 
a b L 
0 0 Không thay đổi 
0 1 1 
1 0 0 
1 1 1 
0 
0 
1 
b 
a 
0 
1 L tín hiệu ra 
tín hiệu vào 
1 
tín hiệu vào 
≥1 ≥1S
R
Q
Q