Giáo trình Thiết kế PLC - Lê Thành Sơn

EN lúc bắt 
đầu ch−ơng trình để khởi tạo các tham số của cổng nối tiếp và xoá bit RI để bắt 
đầu công việc nhận dữ liệu. Khi RI đ−ợc xoá, xung đồng hồ đ−ợc ghi ra chân 
TXD, bắt đầu chu kỳ máy tiếp theo và dữ liệu đ−ợc đ−a vào chân RXD. Một khả 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 76 [ 
năng của chế độ thanh ghi dịch là có thể mở rộng đ−ờng racủa 8031. Thanh ghi 
dịch chuyển đổi nối tiếpthành song song có thể kết nối các đ−ờng TXD và RXD 
cung cấp thêm 8 đ−ờng ra. 
4.2.3.2. Bit UART tốc độ Baud có thể thay đổi đ−ợc (Mode 1). 
ở Mode 1 cổng nối tiếp của 8031 hoạt động nh− là UART 8 bit với tốc độ 
Baud có thể thay đổi đ−ợc. UART là một thiết bị nhận và truyền dữ liệu nối tiếp , 
mỗi ký tự đ−ợc truyền bắt đầu bằng bit Start (trạng thái thấp) sau đó là các bit dữ 
liệu đ−ợc truyền và cuối cùng là bit Stop (trạng thái cao). 
Một chức năng quan trọng của UART là chuyển đổi dữ liệu song song 
thành nối tiếp để truyền và chuyển đổi nối tiếp thành song song để nhận. 
Trong chế độ này, 10 bit dữ liệu đ−ợc đ−ợc truyền qua TXD và nhận vào 
qua RXD và việc truyền cũng t−ơng tự nh− chế độ 0, bit Start luôn bằng 0 sau đó 
đến 8 bit dữ liệu (LSB đầu tiên ) và cuối cùng là bit Stop. Bit TI của SCON đ−ợc 
lập bằng 1 khi bit Stop ở chân TXD. Trong quá trình nhận bit Stop đ−ợc đ−a vào 
bit RB8 của thanh ghi SCON và tốc độ truyền đ−ợc đặt bởi Timer 1. Việc đồng 
bộ thanh ghi dịch của cổng nối tiếp ở chế độ 1,2,3 đ−ợc điều khiển bởi Counter 
với đầu ra Counter là nhịp đồng hồ điều khiển tốc độ Baud còn đầu vào của 
Counter đ−ợc chọn bằng phần mềm . 
4.2.3.3. 9 Bit UART với tốc độ Baud cố định. 
Chế độ đ−ợc chọn bằng cách đặt bit SM1 = 1 Và SM0 = 0, cổng nối tiếp 
của 8031 sẽ hoạt động nh− UART 9 bit có tốc độ baud cố định, 11 bit sẽ đ−ợc 
truyền và nhận qua TXD và RXD: 1 bit Start, 9 bit dữ liệu và một bit Stop 
.Trong khi truyền bit thứ 9 sẽ đ−ợc đặt vào TB8 của thanh ghi SCON còn khi 
nhận bit thứ 9 sẽ đ−ợc đặt vào RB8. Tốc độ baud của chế độ 2 có thể là 1/32 
hoặc 1/64 xung nhịp đồng hồ. 
4.2.3.4. 9 Bit UART với tốc độ Baud có thể thay đổi đ−ợc. 
Mode 3 t−ơng tự nh− Mode 2 nh−ng tốc độ Baud đ−ợc lập trình và đ−ợc 
cung cấp bằng Timer. Trong thực tế cả 3 mode 1,2,3 là t−ơng đ−ơng nhau chỉ 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 77 [ 
khác nhau ở chỗ tốc độ Baud ở chế độ 2 là cố định còn chế 1 và 3 có thể thay đổi 
đ−ợc và số l−ợng bit dữ liệu của Mode 1 là 8 bit còn Mode 2 và mode 3 là 9 bit. 
4.2.4. Khởi tạo vμ truy nhập cổng nối tiếp. 
 * Cho phép nhận 
Bit cho phép nhận (REN) của thanh ghi SCON phải đ−ợc lập bằng phần 
mềm để cho phép nhận dữ liệu. Việc này đ−ợc tiến hành lúc bắt đầu ch−ơng 
trình khi cổng nối tiếp, Timer, Counter đ−ợc khởi tạo. Có hai cách xác lập bit 
này: 
 SETB REN hoặc MOV , SCON , #XXX1XXXXB 
 ( Trong đó x có thể là 0 hay 1 tuỳ theo yêu cầu của ch−ơng trình ). 
 * Cờ ngắt (Interrupt Flag). 
Hai bit RI và TI trong thanh ghi SCON đ−ợc lập lên 1 bằng phần cứng và 
phải đ−ợc xoá về 0 bằng phần mềm. 
RI đ−ợc xác lập khi bit cuói cùng của dữ liệu đ−ợc nhận mà nó cho biết 
rằng đã kết thúc truyền 1 byte dữ liệu nó đ−ợc Test bằng ch−ơng trình để gây ra 
ngắt. Nếu ch−ơng trình muốn nhận dữ liệu từ 1 thiết bị nối với cổng nối tiếp nó 
phải chờ cho đến khi RI đ−ợc lập sau đó xoá RI và đọc dữ liệu từ SBUF 
 Ví dụ: 
WAIT : JNB RI, WAIT; test RI và chờ cho đến khi đ−ợc lập 
 CLR RI ; xoá RI 
 MOV A , SBUF ; Đọc dữ liệu từ SBUF 
T−ơng tự bit TI đ−ợc lập khi bit cuối cùng của dữ liệu đ−ợc truyền và nó 
cho biết rằng đã truyền xong. Nếu ch−ơng trình muốn gửi dữ liệu đến thiết bị nối 
qua cổng nối tiếp nó phải kiểm tra xem ký tự tr−ớc đó đã gửi ch−a, nếu ch−a gửi 
nó phải chờ đến khi gửi xong mới đ−ợc gửi. 
Ví dụ: 
 WAIT: JNB TI, WAIT; Kiểm tra khi TI Set 
 CLR TI ; Nếu set thì xoá TI 
 MOV SBUF, A; Gửi dữ liệu vào SBUF để truyền. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 78 [ 
4.3. Ghép nối máy tính với hệ vi xử lý. 
4.3.1. Sơ đồ ghép nối hệ vi xử lý vμ máy tính. 
 Việc ghép nối giữa hệ vi xử lý và máy tính điều khiển hệ thống cân 
mẻ đ−ợc thực hiện ở khoảng cách gần, cho nên ghép nối ta không cần sử dụng 
modem , về phía máy tính ta sử dụng 3 dây là TxD, RxD và GND ở cổng nối tiếp 
RS232. Vì không có Modem nên khi sử dụng cổng nối tiếp của máy tính phải có 
sự ngắn mạch giữa RTS và CTS , DTR và DSR. Để đảm bảo có sự đ−a lệnh DTR 
và RTS để đọc trạng thái và đảm bảo chân CTS xuống thấp (khi truyền - nhận) 
và trở về cao (khi kết thúc truyền – nhận). 
Hình vẽ sau đây minh hoạ hệ vi xử lý đ−ợc ghép nối với máy tính nh− thế 
nào : 
4.3.2. Đảm bảo ch−ơng trình cho cổng nối tiếp. 
 Trong máy tính, hoạt động với DOS (từ Version 3.0) có 4 cổng nối tiếp 
RS232 với các vùng địa chỉ (cho các thanh ghi nội ) và các mức ngắt sau : 
 Cổng nối tiếp Địạ chỉ Ngắt 
 COM1 03F8Hữ03FFH IRQ4 
 COM2 02F8Hữ02FFH IRQ3 
RxD 
R1IN 
GND 
R1Out 
RxD 
TxD 
TxD 
VXL 
MAX232 
COM2 - PC 
T1In T1Out 
Sơ đồ nguyên lý ghép nối vi xử lý và máy tính. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 79 [ 
 COM3 03E8Hữ03EFH IRQ4(hoặc hỏi vòng) 
 COM4 02E8Hữ02EFH IRQ3(hoặc hỏi vòng) 
COM1 và COM3 đ−ợc thiết kế sử dụng ngắt số 4, COM2 và COM4 sử 
dụng ngắt số 3. Trong máy tính các cổng nối tiếp này đ−ợc nối song song với ổ 
cắm DB-25 và DB-9 để dễ sử dụng. 
 Để đảm bảo việc sử dụng ghép nối cổng nối tiếp của máy tính với hệ vi 
xử lý 8031 thì ta phải lập trình cho cổng nối tiếp , để khởi tạo (ghi các thông số 
ban đầu nh−: Tốc độ truyền, độ dài tin, sai số chẵn /lẻ ...) cho cổng nối tiếp của 
máy tính ta có thể. 
 Ghi trực tiếp bằng lệnh dạng ngôn ngữ ASSEMBLER. 
 Sử dụng lệnh MODE của DOS và các tham số thêm vào của DOS. 
4.3.2.1. Sử dụng lệnh MODE của DOS. 
 Với DOS 3.3 trở về tr−ớc dùng lệnh : 
 MODE COM1 : 9600 ,N, 8, 1, P 
 ⇒ Tốc độ 9600 baud, N = không kiểm tra tính chẵn / lẻ, 8 bit dữ liệu, một 
bit Stop, với các lần thử lại liên tục. 
 Với DOS 3.3 trở về sau, dùng lệnh : 
 MODE COM1: Baud = 9 600 Parity = n Data = 8 Stop = 1 Retry = B 
(B ) thay cho (p) kể từ DOS . 5 
4.3.2.2. Sử dụng ngắt INT 14 h của BIOS . 
 BIOS truy cập tới khối ghép nối nối tiếp của mấy tính nhờ ngắt INT 14h 
với cấp hàm sau: 
 Hàm : Vai trò : 
 00h Khởi phát khối ghép nối của cổng nối tiếp 
 01h Gửi một ký tự 
 02h Nhận một ký tự 
 03h Đọc trạng thái của khối ghép nối của cổng nối tiếp 
 04h Khởi phất cổng nối tiếp mở rộng 
 05h Điều khiển truyền thông của cổng nối tiếp mở rộng 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 80 [ 
BIOS có thể điều hầnh tối đa tới 4 cổng nối tiếp của máy tính từ COM1 đến 
COM4 với cấc địa chỉ : 
 Khối ghép nối Địa chỉ cơ sở Ngắt cứng IRQ 
 COM1 3F8 IRQ4 
 COM2 2F8 IRQ3 
 COM3 3E8 IRQ4 ( hay hỏi vòng ) 
 COM4 2E8 IRQ3 ( hay hỏi vòng) 
ở mức độ ch−ơng trình, ta có thể chọn một khối ghép nối nối tiếp của 
cổng nối tiếp nào đó bằng cách gán mã t−ơng ứng vào thanh ghi với giá trị: 
 00H cho COM1 
 01H cho COM2 
 02H cho COM3 
 03H cho COM 
*Phục vụ 00h: Khởi phát khối ghép nối nối tiếp. Phục vụ 00h ấn định 
những thông số khác nhau của khối ghép nối của cổng nối tiếp RS232. Đó là các 
thông số: 
 Tốc độ Baud: Tức tốc độ trao đổi tin 
 Tính chẵn lẻ 
 Số bit Stop 
 Kích th−ớc ký tự hay số bit tin nối tiếp 
Những thông số này đ−ợc tổ hợp trong mã 8 bit đ−ợc đặt vào thanh ghi 
của khối ghép nối của cổng nối tiếp theo thứ tự các bit nh− sau: 
D7, D6 , D5: Mã của vận tốc (tính bằng Baud ) 
D4, D3: Mã của tính chẵn tính chẵn lẻ 
D2: Mã của bit Stop 
D1,D0: Mã của kích thứơc ký tự. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 81 [ 
Các mã trên nh− sau: 
 D7 D6 D5 Vận tốc(bit/s) 
 0 0 0 110 
 0 0 1 150 
 0 1 0 300 
 0 1 1 600 
 1 0 0 1200 
 1 0 1 2400 
 1 1 0 4800 
 1 1 1 9600 
 D4 D3 Tính chẵn lẻ D1 D0 Kích th−ớc ký tự 
 0 0 Không có 0 0 Không dùng 
 0 1 Tính lẻ 0 1 Không dùng 
 1 0 Không có 1 0 7 bit 
 1 1 Tính chẵn 1 1 8 bit 
D2 = 0: 1 Bit stop , D2 = 1 : Hai bit stop. 
*Phục vụ 01h: Gửi một ký tự. Hàm này gửi một ký tự ra thiết bị ngoài 
nối với khối ghép nối nối tiếp của cổng nối tiếp. Muốn vậy ta làm nh− sau: 
 Đặt số liệu của khối ghép nối vào thanh ghi dữ liệu . 
 Gửi mã ký tự vào thanh ghi tổng (nửa cao) 
 Gửi 01h vào thanh ghi tổng (nửa thấp) 
 Gọi INT14 h 
*Phục vụ 02h: Nhận một ký tự trình tự thực hiện cũng nh− trên : 
 Đặt số liệu của khối ghép nối vào thanh ghi dữ liệu 
 Đặt giá trị 02h vào thanh ghi tổng 
 Gọi INT14 H 
Kết quả của ch−ơng trình con là ký tự đ−ợc gửi vào khối ghép nối nối tiếp 
và ở trong thanh ghi tổng, thanh ghi tổng cũng chứa kết quả của việc thực hiện 
ch−ơng trình. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 82 [ 
*Phục vụ 03h: Đọc trạng thái của khối ghép nối nối tiếp.Trình tự cũng 
nh− trên: 
 Đặt số liệu khối ghép nối vào thanh ghi dữ liệu 
 Đặt 03h vào thanh ghi tổng 
 Gọi INT14H 
Kết quả của ch−ơng trình con là trạng thái của khối ghép nối nối tiếp 
 Bit7 - V−ợt quá độ trễ 
 0: Không có sai số 
 1: Có sai số 
 Bit 6 – Thanh ghi dịch chuyển 
 0 : Thanh ghi bận 
 1: Thanh ghi rỗi 
 Bit 5 – Thanh ghi đợi 
 0 : Thanh ghi bận 
 1: Thanh ghi rỗi 
 Bit 4 – Ngắt bởi tín hiệu Breack (đứt) 
 0: Không biết 
 1: Có tín hiệu Breack 
 Bit 3 – Giao thức 
 0: Không có lỗi 
 1: Có lỗi 
 Bit 2 – Tính chẵn lẻ 
 0: ông có lỗi 
 1: Có lỗi 
 Bit 1- Số liệu 
 0: không có tràn 
 1: Bị tràn 
 Bit 0 - Số liệu đã sẵn sàng 
 0: Không có số liệu sẵn sàng 
 1: Số liệu sẵn sàng 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 83 [ 
4.3.3. Khởi tạo thiết lập cổng nối tiếp của máy tính bằng 
ch−ơng trình. 
 Để dùng cổng nối tiếp của máy tính trao đổi thông tin với hệ vi xử lý 
ngoài thì ta phải lập trình cho cổng nối tiếp của máy tính.Trong đó cổng nối tiếp 
đ−ợc trao đổi hầu hết theo cách lập trình trực tiếp cho các thanh ghi của bộ thu 
phát không đồng bộ UART 8250. UART này có 10 thanh ghi để điều khiển tất 
cả các chức năng của việc nhập vào và xuất ra dữ liệu theo cách nối tiếp. Lập 
trình cho cổng nối tiếp của máy tính ta có thể dùng nhiều loại ngôn ngữ lập 
trình khác nhau. Tr−ớc tiên việc thiết lập cấu hình cho cổng nối tiếp luôn luôn 
đ−ợc tiến hành tr−ớc khi có nhu cầu cần truyền. Khi có nhu cầu cần truyền thì 
kiểm tra trạng thấi đ−ờng truyền, nếu đ−ờng truyền rỗi thì vùng đệm đ−ợc 
kiểm tra và dữ liệu đ−ợc truyền từ vùng đệm này, vùng đệm khi l−u trữ dữ liệu 
theo nguyên tắc hàng đợi, dữ liệu có yêu cầu gửi tr−ớc thì đ−ợc gửi ra hàng đơị 
tr−ớc và ng−ợc lại. Nếu kiểm tra đ−ờng truyền đang bận thì tín hiệu không đ−ợc 
phép truyền vì vậy không xảy ra tranh chấp đ−ờng truyền . 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 84 [ 
Phần V: 
thiết kế phần mềm lập trình cho plc 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 85 [ 
5.1. Cơ sở thiết kế phần mềm. 
Một hệ xử lí muốn hoạt động đ−ợc thì phải có phần mềm điều khiển. Phần 
cứng và phần mềm là hai yếu tố hình thành nên một hệ xử lí hoàn chỉnh. Nếu 
thiếu một trong hai yếu tố thì hệ vi xử lí sẽ không hoạt động đ−ợc. 
Thiết kế phần mềm thực chất là ta viết một tập lệnh cho vi xử lí làm việc 
với những lệnh đó . 
 Với hệ vi xử lí 8031 ứng dụng điều khiển hệ PLC có các phần mềm điều khiển 
nh− sau: 
- Thiết kế phần mềm hệ thống . 
- Thiết kế phần mềm ứng dụng . 
- Thiết kế phần mềm truyền tin giữa máy tính PC và hệ vi xử lí. 
Trong hệ PLC nhiệm vụ của vi xử lí thu thập dữ liệu từ các đầu vào Logic 
sau đó xử lí theo ch−ơng trình rồi đ−a ra điều khiển. Tín hiệu điều khiển ở đầu ra 
dùng để đóng, cắt các thiết bị: Động cơ máy sản xuất, các van điện từ. Các trạng 
thái đầu ra ứng với mức 0 là cắt ứng với mức 1 là đóng, ở đầu vào tích cực ở mức 
1. 
Địa chỉ của các cổng logic, bộ nhớ, sơ đồ bộ nhớ và các giá trị dữ liệu bàn 
phím, giá trị dữ liệu trạng thái đã đ−ợc tính trong thuyết minh nguyên lí. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 86 [ 
5.2. Thuật toán của một số ch−ơng trình điều khiển. 
- Kiểm tra, tính toán các 
tham số làm việc. 
- Định chế độ, giá trị đếm 
cho Timer1 (tốc độ Baud). 
- Xử lý các sự kiện trong 
vùng Event_Buffer. 
- Kiểm tra lỗi, chế độ làm 
việc trong System_Data 
- Kiểm tra trạng thái của 
chuyển mạch điều khiển. 
START 
STOP ? RUN ? TERM ? 
Chuyển điều khiển đến 
vùng Code_Buffer.
Đọc các kênh số liệu đầu vào 
và l−u kết quả vào vùng 
Input_Data. 
- Xử lý số liệu đầu vào và 
tính toán điều khiển đầu ra. 
- L−u giữ kết quả tính toán 
vào vùng Output_Data. 
- Quét số liệu ra các kênh 
đầu ra t−ơng ứng từ vùng 
Output_Data 
Đọc byte trạng thái 
nối tiếp Serial_Status 
trong vùng 
Para_Buffer. 
Status =1 ? 
True 
False 
L−u đồ thuật toán ch−ơng trình điều khiển PLC 
True True True 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 87 [ 
Đọc byte trạng thái
 (STB) 
Nối tiếp
STB = 0 STB = 1 
Đọc byte tiếp theo và đ−a 
vào vùng Code_Buffer. 
Tăng con trỏ vùng 
Code_Buffer 
lên 1 đơn vị 
Tăng con trỏ vùng 
Para_Buffer 
lên 1 đơn vị 
Đọc byte tiếp theo và đ−a 
vào vùng Para_Buffer. 
L−u đồ thuật toán ch−ơng trình con xử lý ngắt nối tiếp 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 88 [ 
Đọc trạng thái 
các phím và đ−a 
vào vùng 
Event Buffer
INT 0 
END 
Phát tốc độ Baud 
cho cổng nối 
tiếp. 
TIMER 1 
END 
Mạch 
phát xung 
tốc độ cao. 
TIMER 0 
END 
Ngắt ngoài
dùng cho các 
tr−ờng hợp 
xử lý đặc biệt 
INT 1 
END 
L−u đồ thuật toán các ch−ơng trình con
xử lý ngắt ngoài và ngắt bộ đếm. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 89 [ 
Phần VI: 
thuyết minh chung 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 90 [ 
Sơ dồ nguyên lý đã vẽ 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 91 [ 
Hệ PLC ứng dụng bộ vi điều khiển. Mọi thao tác trong PLC đều do vi điều 
khiển kiểm soát. 
Đầu tiên cấp nguần cho PLC khi đó PLC khởi tạo bằng các thao tác kiểm 
tra ROM, RAM các thanh ghi và đặt trạng thái cho các đầu ra ở mức logic thấp 
sau đó VXL của hệ ở trạng thái sẵn sàng làm việc. 
Để đ−a trạng thái đầu ra xuống mức thấp thì VXL phải đ−a dữ liệu lên Bus 
với giá trị 00h và giá trị địa chỉ 8003h trên Bus địa chỉ. 
Khi ta chuyển công tắc ở một vị trí bất kỳ. Giả sử ở vị trí Stop khi đó VXL 
làm việc khi hết chu kỳ sẽ đi đọc ch−ơng trình đọc bàn phím từ ROM khi đó sẽ 
xẩy ra các thao tác. 
- VXL đ−a lên Bus địa chỉ giá trị địa chỉ của vi mạch 74LS245 trong mạch 
bàn phím là 8001h và đọc dữ liệu từ bàn phím qua IC này và đ−a lên Bus dữ liệu 
đặt vào VXL. 
- VXL nhận giá trị bàn phím FEh khi đó VXL biết với giá trị đó là bàn 
phím Stop đ−ợc ấn. Sau đó VXL đ−a trạng thái Stop ta đèn báo bằng thao tác. 
+ Đ−a địa chỉ cho vi mạch 74LS373 trong mạch báo trạng thái với địa chỉ 
8000h và đồng thời đ−a lên Bus dữ liệu giá trị 01h rồi đ−a trạng thái dừng và sẵn 
sàng cho các lệnh vào khác. 
Giả sử ta ấn phím Run. 
Khi đó cũng có tín hiệu ngắt và các thao tác đọc phím, đọc ch−ơng trình 
điều hành và báo trạng thái ra với phím Run giống nh− các thao tác VXL làm 
khi phím Stop đ−ợc ấn chỉ khác ở giá trị của phím Run là: FDh và giá tri của đèn 
báo Run trên Bus dữ liệu là 02h. 
Sau thao tác này VXL đi chạy ch−ơng trình chính trong RAM để đọc 
ch−ơng trình trong RAM VXL phải tiến hành các thao tác: 
- Đ−a chân PSEN xuống mức thấp và đ−a ra giá trị địa chỉ để đọc RAM 
với đoạn địa chỉ 2000h ... 3FFFh. Vì khi đó RAM đ−ợc chia ta 2 phần vùng địa 
chỉ thấp dùng l−u trữ ch−ơng trình. Khi ghi ch−ơng trình trong RAM ngoài tín 
hiệu địa chỉ 2000h ... 2FFFh còn cần xung WR ở mức thấp. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 92 [ 
Trong quá trình làm việc có tập hợp VXL phải l−u trữ hay đọc dữ liệu từ 
ROM. Khi đó vùng cho dữ liệu trong RAM là vùng địa chỉ cao 3000h ... 3FFFh 
khi đọc cần thêm xun RD và khi ghi cần xung này tích cực mức thấp. 
Khi chạy ch−ơng trình chính ch−ơng trình sẽ yêu cầu VXL đọc giá trị của 
cổng vào khi đó VXL sẽ đ−a ra giá trị địa chỉ để chọn vi mạch 74LS245 ở cổng 
đầu vào với các thao tác đ−a địa chỉ ra trên Bus địa chỉ có địa chỉ sau đó giá trị 
đầu vào đ−ợc đ−a lên Bus dữ liệu và VXL lấy vào. 
Sau khi kết thúc quá trình xử lý VXL sẽ đ−a ra các giá trị đầu ra các giá 
trị đầu ra. Thao tác này đ−ợc tiến hành bằng việc VXL đ−a ra giá trị địa chỉ của 
vi mạch đệm chốt ở cổng ra với giá trị và sau đó đ−a ra dữ liệu lên Bus dữ liệu. 
Khi đó dữ liệu sẽ đ−ợc đ−a ra đầu ra của vi mạch này. 
Khi tín hiệu chọn từ giải mã địa chỉ lên mức cao thì vi mạch đệm chốt này 
chốt dữ liệu sau mạch đệm chốt là mạch đóng cắt Rơle và báo mức sẽ đóng cắt 
các thiết bị qua tiếp điểm Rơle và Điốt phát quang sẽ báo cho ng−ời vận hành 
biết trạng thái Logic ở cổng ra. Vì VXL8031 có cổng P0 dùng kiểm dồn kênh 
vừa mang giá trị địa chỉ và giá trị dữ liệu lên khi làm việc cần có mạch đệm chốt 
dữ liệu vì sau khi VXl đ−a giá trị địa chỉ 8 bit thấp ra thì VXL dùng cổng này 
cho vào ra dữ liệu nên cần bộ nhớ trung gian l−u giữ giá trị địa chỉ này. Vi mạch 
74LS373 ở dây đệm khi xung ALE (Address Latch Enable) xuống 0 và chốt lại 
giá trị này khi xung lên mức 1. 
Ngoài ra còn vi mạch vào ra 2 chiều phục vụ cho quá trình vào ra dữ liệu 
giúp cho việc mở rộng Modul cơ sở này với giá trị địa chỉ cha đ−ợc sử dụng thì 
vi mạch làm việc với ngoại vi (Modul phụ). 
Khi phím Term đ−ợc ấn thì quá trình đọc bàn phím và hiện thị trạng thái 
hoàn toàn giống nh− với phím Stop hoặc Run nh−ng giá trị phím Term là FBh và 
giá trị LED báo Term sáng khi giá trị trên Bus dữ liệu là 04h. 
Sau khi báo sáng trạng thái VXL chạy ch−ơng trình nhận truyền nối tiếp 
từ cổng nối tiếp qua Max 232 đ−a dữ liệu vào thanh ghi trong VXL và ROM sẽ 
chuyển ch−ơng trình này vào RAM. 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 93 [ 
Sau khi nhận song ch−ơng trình sẽ tiến hành chạy thử nh− các thao tác khi 
chạy phím Run. 
Đó là nguyên lý hoạt động của toàn bộ sơ đồ nguyên lý của hệ PLC. 
Kết luận: Trong hệ PLC nghiên cứu ở đồ án này đ−ợc thiết kế làm việc 
với các tín hiệu số. Tuy nhiên không gian nhớ và vùng địa chỉ cũng nh− khả 
năng làm việc của vi xử lý còn rất nhiều nên chúng ta có thể tận dụng hết khả 
năng của thiết bị vì vậy tránh gây lãng phí trong đầu t−. Trong lĩnh vực điều 
khiển ta có thể lắp thêm các Modul phụ phục vụ cho xử lý và điều khiển các tín 
hiệu t−ơng tự. 
Các tín hiệu t−ơng tự có thể đ−ợc lấy từ các Sensor t−ơng tự sau đó chuyển 
đổi A/D để vi xử lý có thể xử lý. Các đối t−ợng cần điều khiển t−ơng tự nh− 
trong thiết bị chỉnh l−u, trong thiết bị ổn định nhiệt độ  mà từ đầu ra số ta cần 
1 Modul phụ chuyển đổi D/A để tạo ra tín hiệu t−ơng tự từ tín hiệu số ở đầu ra 
PLC. 
Để đáp ứng mở rộng cho PLC ta có thể thiết kế các Modul phụ kết hợp với 
PLC nh− sơ đồ sau: 
Khi đó ch−ơng trình sẽ đ−a vào PLC qua cổng nối tiếp và các Modul Phụ 
làm việc ở các không gian địa chỉ còn laị khi đó hệ PLC không chỉ làm việc điều 
khiển Logic mà còn có khả năng xử lý tín hiệu t−ơng tự đã đ−ợc số hoá và đ−a 
tín hiệu điều khiển t−ơng tự ra. 
Cổng mở rộng. 
PLC 
A/D
D/A
Đầu vào t−ơng tự. 
Đầu ra t−ơng tự. 
Modul mở rộng 
Đại Học S− Phạm Kỹ Thuật H−ng yên Thiết kế hệ PLC 
 Lê Thμnh Sơn \ 94 [ 
Tμi liệu tham khảo 
1. Bài giảng vi xử lý Nguyễn Tiến H−ng 
2. Vi xử lý trong đo l−ờng và điều khiển Ngô Diên Tập 
3. Kỹ thuật điện tử Đỗ Xuân Thụ 
4. Kỹ thuật điện tử số Đặng Văn Chuyết 
5. Kỹ thuật ghép nối máy tính Hμ Mạnh Giang 
6. Kỹ thuật ghép nối máy tính Ngô Duyên Tập 
7. Điều khiển logic và kỹ thuật PLC Nguyễn Văn Liễu 
8. Kỹ thuật vi điều khiển Lê Văn Doanh - Phạm Khắc Ch−ơng 
9. Thiết bị đầu cuối thông tin Vũ Đức Thọ 
10. MCS 51 MicroController Family User’s Manual Intel 
11. Micro System SIMATIC S7-200 SIEMENS